[发明专利]一种报文处理方法及设备

说明书

本申请公开了一种报文处理方法及设备。所述方法应用于包括多核CPU、现场可编程门阵列FPGA芯片的设备，包括：FPGA芯片通过自身的以太网口接收待处理报文，所述待处理报文中添加有备注信息；基于FPGA芯片内置的报文分析逻辑，从所述待处理报文中分析提取出五元组信息；根据提取出的五元组信息，确定匹配于所述待处理报文的报文接收队列，作为目标报文接收队列；将所述待处理报文添加到所述目标报文接收队列，以使对应目标报文接收队列的CPU核心收取所述待处理报文。与现有技术相比，多核CPU在接收无法正确识别五元组信息的报文时，仍可以发挥多核CPU并行处理的优势。

技术领域

本申请涉及网络通信技术领域，尤其涉及一种报文处理方法及设备。

背景技术

目前，安装有多核中央处理器(Central Processing Unit，CPU)的设备一般通过网络控制器接收报文进行处理。基于多核CPU并行处理的优势，可以让不同的CPU核心处理具有不同五元组(源IP、目的IP、协议号、源Port、目的 Port)的报文；通常每个CPU核心对应一个报文接收队列和一个报文发送队列，所有报文接收队列和发送队列由网络控制器负责维护。即网络控制器在接收到报文时，根据从该报文中提取的五元组，将该报文添加到对应的报文接收队列，由负责处理该报文的CPU核心从该接收队列中获取报文进行处理。

一般情况下，由于五元组在报文中所处的位置是固定的，因此网络控制器能够根据五元组的固定位置提取五元组。但在某些情况下，报文中某个位置可能添加了备注信息，破坏了报文中原本的信息结构，使得五元组在报文中所处的位置发生改变，导致网络控制器无法准确地从报文中提取五元组，也就无法将报文添加到匹配的报文接收队列，进而导致多核CPU的并行处理优势无法发挥。

发明内容

针对上述技术问题，本申请公开了一种报文处理方法，技术方案如下：

一种报文处理方法，所述方法应用在包括多核CPU、现场可编程门阵列 (FieldProgrammable Gate Array，FPGA)芯片的设备中，所述FPGA芯片维护有N个报文接收队列，每个报文接收队列对应于所述多核CPU中的一个CPU 核心；

所述报文处理方法包括：

所述FPGA芯片接收待处理报文，所述待处理报文中添加有备注信息；

基于内置的报文分析逻辑，从所述待处理报文中提取五元组信息；

根据提取出的五元组信息，从所述N个报文接收队列中确定匹配于所述待处理报文的目标报文接收队列；

将所述待处理报文添加到所述目标报文接收队列，以使目标报文接收队列对应的CPU核心从所述目标报文接收队列中收取所述待处理报文进行处理。

一种设备，包括多核CPU与现场可编程门阵列FPGA芯片；所述FPGA芯片维护有N个报文接收队列，每个报文接收队列对应于所述多核CPU中的一个 CPU核心；

所述FPGA芯片，用于接收待处理报文，所述待处理报文中添加有备注信息；基于内置的报文分析逻辑，从所述待处理报文中分析提取出五元组信息；根据提取出的五元组信息，从所述N个报文接收队列中确定匹配于所述待处理报文的目标报文接收队列；将所述待处理报文添加到所述目标报文接收队列，以使所述目标报文接收队列对应的CPU核心从所述目标报文接收队列中收取所述待处理报文进行处理。

本申请公开的技术方案为增加了一个FPGA芯片，将报文接受工作由网络控制器转给FPGA芯片执行。由于FPGA芯片具有以太网口，能够作为多核CPU 在总线上的从设备，因此在结构上FPGA芯片可以替代网络控制器。由于FPGA 芯片的可编程特性，可以通过编写程序使FPGA芯片内置有报文分析逻辑，所述报文分析逻辑能够排除备注信息的干扰，从报文中提取出正确的五元组，并且FPGA芯片可以维护多个报文接收队列，以支持多核CPU的并行特点。