[发明专利]一种电子芯片的测试系统

权利要求书

1.一种电子芯片的测试系统，包括测试机本体(1)，其特征在于，所述测试机本体(1)上端还设有测试座(2)和电源键(8)，所述测试座(2)的底端均匀固定连接有多组探针(3)，所述测试座(2)的上端一侧铰接有盖板(4)，所述盖板(4)的表面开设有螺纹孔，所述盖板(4)通过螺纹孔螺纹连接有调节杆(5)，所述调节杆(5)的外周壁设有外螺纹，所述调节杆(5)的下端固定连接有压板(6)，所述调节杆(5)的上端固定连接有旋钮(7)；

所述测试机本体内设有：

处理器模块，由FPGA内嵌的NIOSⅡ软核、两路RS232通信、一个FLASH芯和一个SRAM芯片组成；

基于FPGA的ABUS接口模块，ABUS接口模块由FPGA芯片、配置FLASH及数据存储EEPROM芯片构成；

SIP存储器测试扩展接口，存储器测试扩展接口在硬件上由两排双排座构成，一共120个管脚。

2.根据权利要求1所述的一种电子芯片的测试系统，其特征在于，在处理器模块电路中：

NIOSⅡ向下负责各种存储器芯片的读写测试，向下负责与上位机通信，实现人机交互；

一个RS232电路完成通信，另一个PS232电路实现系统调试和软件固化；

FLASH芯片用来存储程序代码及重要的数据；

SRAM芯片在NIOSⅡ上电工作后，通过NIOSⅡ加载FLASH的程序，最终给NIOSⅡ的程序提供快速的运行环境。

3.根据权利要求1所述的一种电子芯片的测试系统，其特征在于，在基于FPGA的ABUS接口模块中：

ABUS要实现NIOSⅡ的外部总线与多种存储器模块的接口对接，每一种特定的存储器有一个特定的时序逻辑，每一种时序逻辑可以通过FPGA的硬件代码来实现，具体的每一个存储器模块在测试时会给ABUS接口一个固定的类别信号CLAS，ABUS接口根据这个类别信号识别出各种SIP存储器模块，最终切换出正确的对应特定产品的时序逻辑，来完成NIOSⅡ通过外部总线来对存储器芯片的读写测试；

配置FLSAH实现FPGA在上电时硬件程序的加载工作及掉电数据保护；

数据存储EEPROM芯片用来存储一些重要的系统参数。

4.根据权利要求3所述的一种电子芯片的测试系统，其特征在于，SIP存储器测试扩展接口与ABUS接口相连：

40个管脚与双向的数据或I/O线相连、8个管脚与8根信号输入控制线相连、16个管脚与16根片选信号输出线相连、5个管脚与5根类别输入信号相连、16个管脚与16根状态输入信号线相连、27个管脚与27根地址线相连，其它管脚分别分配为电源、底线和信号指示。

5.根据权利要求1所述的一种电子芯片的测试系统，其特征在于，还包括电源系统，电源系统产生各种合适的电压，满足各芯片的电源供给。