[发明专利]平面栅超结MOSFET

说明书

本发明公开了一种平面栅超结MOSFET，包括：包括多个形成在超结结构的顶部且呈并联结构的器件单元；器件单元包括：沟道区，由栅介质层和栅极导电材料层叠加而成的平面栅，形成于沟道区表面的源区；平面栅超结MOSFET的导通电阻包括串联的沟道电阻以及扩散电阻；平面栅超结MOSFET形成具有降低扩散电阻的分布结构，分布结构中，至少一个以上的第一导电类型柱具有第一种沟道设置，第一种沟道设置中仅在第一导电类型柱的一侧具有沟道区的延伸区域、而另一侧中不具有沟道区的延伸区域，使对应的第一导电类型柱的一侧顶部的沟道区边缘到第一导电类型柱的另一侧边缘都作为沟道扩散区。本发明能增加沟道扩散区的宽度并减少散电阻。

技术领域

本发明涉及一种半导体集成电路制造方法，特别是涉及一种平面栅超结(superjunction)平面栅MOSFET。

背景技术

现有VDMOS，受限于一维理论极限，其比导通电阻正比于击穿电压的2.5次方。这使得对于高压器件，其比导通电阻变得不可接受。

而超结MOSFET，是在VDMOS的基础上，通过在N型漂移区中插入纵向的P型柱，这样在很低的电压下，纵向的P型柱和N型漂移区进行横向耗尽，从而可以在不降低击穿电压的情况下，大幅提高漂移区的掺杂浓度，从而降低比导通电阻。对于超结MOSFET，其比导通电阻正比于击穿电压的1.33次方。更重要的是它提出了一种更进一步降低比导通电阻的方案。它的比导通电阻正比于P型柱之间的距离。

P型柱之间的距离更低，其比导通电阻还可以降低。所以降低P型柱之间的距离，一直是超结MOSFET的优化方向。

但是前面所述的比导通电阻只是考虑到了漂移区的导通电阻，但是对于一个实际的MOSFET，还存在其它的电阻，如沟通电阻等。

超结MOSFET，按照其栅极结构的不同，可以分为平面栅结构即平面栅超结MOSFET和沟槽栅结构即沟槽栅超结MOSFET。由于沟槽栅底部的曲率效应，沟槽栅底部的电场强度会增加。因为沟槽栅超结MOSFET其击穿电压通常会低于平面栅超结MOSFET。目前平面栅超结MOSFET是市面上的主流。

如图1所示，是现有平面栅超结MOSFET的结构示意图；以N型器件为例，现有平面栅超结MOSFET由多个器件单元并联而成，器件单元结构包括：

平面栅，由栅极导电材料层如多晶硅栅101和栅介质层如栅氧化层102叠加而成。

多晶硅栅101的厚度通常在3000-5000A之间。

栅氧化层102用来是实现多晶硅栅101和沟道区105之间的隔离，栅氧化层102的厚度决定了平面栅的耐压，其耐压正比于栅氧化层102的厚度。栅氧化层102的厚度也决定了阈值电压，栅氧化层102的厚度越厚，阈值电压越高。对于超结MOSFET，通常要求其阈值电压大于3V，因此栅氧化层102的厚度通常需要大于

N型重掺杂的源区103形成在沟道区105的表面并和对应的多晶硅栅101的侧面自对准，源区103的自对准离子注入的掺杂的剂量通常是在1e15/cm²以上。

沟道区105通常采用P型阱形成，沟道区105的掺杂剂量通常是在5e13/cm²～1e14/cm²之间，它的掺杂剂量决定了器件的阈值电压，掺杂剂量越高，器件的阈值电压越高。

P型重掺杂的空穴收集区104也形成在沟道区105的表面。空穴收集区104和源区103的顶部形成有接触孔并通过接触孔连接到由正面金属层组成的源极。

N型掺杂的漂移区107通常由N型外延层组成，漂移区107的掺杂体浓度通常是在1e15/cm³～5e16/cm³之间，漂移区107的厚度决定了器件的击穿电压。