[发明专利]金属互连结构及其制备方法在审
申请号: | 201910907161.1 | 申请日: | 2019-09-24 |
公开(公告)号: | CN111463168A | 公开(公告)日: | 2020-07-28 |
发明(设计)人: | 金志勲;金玄永;徐康元 | 申请(专利权)人: | 夏泰鑫半导体(青岛)有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L23/532 |
代理公司: | 深圳市赛恩倍吉知识产权代理有限公司 44334 | 代理人: | 彭辉剑;龚慧惠 |
地址: | 266000 山东省青岛市黄岛区*** | 国省代码: | 山东;37 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 金属 互连 结构 及其 制备 方法 | ||
本发明提供一种金属互连结构及其制备方法。所述方法包括:于介电层的其中一表面向内开设沟槽;于所述沟槽内形成三元合金层,所述三元合金层包括第一合金组分、第二合金组分和第三合金组分,所述第一合金组分为铜,所述第二合金组分为锰,所述第三合金组分为银、钛、铬、钴、镍、锆、钇、钌、铑、钯、镉、铱、铂、金、铝、镁及硒中的其中一种,所述第二合金组分在所述三元合金层中的原子百分含量为0‑15%,所述第三合金组分在所述三元合金层中的原子百分含量为6‑15%;对所述三元合金层在50‑800摄氏度的温度下进行热处理,得到晶种层。
技术领域
本发明涉及半导体领域,尤其涉及一种金属互连结构及其制备方法。
背景技术
随着半导体器件的尺寸逐渐微型化,半导体器件上形成的集成电路的线路图案尺寸也朝向微型化方向发展。现有研究表明,为抑制集成电路中的铜扩散现象,通常需要在形成线路图案之前通过物理气相沉积(Physical Vapor Deposition;PVD)工艺沉积一铜锰合金的晶种层。然而,由于半导体器件尺寸较小,容易导致当晶种层无法均匀地沉积在沟槽内表面,从而在所述沟槽的顶部出现悬垂突出(Overhang)的现象,不利于后续线路图案的形成。甚至,当悬垂突出现象更严重时会将沟槽顶部完全封住,导致后续无法在沟槽内部形成线路图案。
发明内容
有鉴于此,本发明提供一种能够避免沟槽内出现悬垂突出现象的金属互连结构的制备方法。
另,还有必要提供一种由上述制备方法获得的金属互连结构。
本发明提供一种金属互连结构的制备方法,包括:于介电层的其中一表面向内开设沟槽;于所述沟槽内形成三元合金层,所述三元合金层包括第一合金组分、第二合金组分和第三合金组分,所述第一合金组分为铜,所述第二合金组分为锰,所述第三合金组分为银、钛、铬、钴、镍、锆、钇、钌、铑、钯、镉、铱、铂、金、铝、镁及硒中的其中一种,所述第二合金组分在所述三元合金层中的原子百分含量为0-15%,所述第三合金组分在所述三元合金层中的原子百分含量为6-15%;以及对所述三元合金层在50-800摄氏度的温度下进行热处理,得到晶种层。
在本发明一些实施例中,所述第三合金组分为银。
在本发明一些实施例中,所述第三合金组分在所述三元合金层中的原子百分含量为10-15%。
在本发明一些实施例中,所述三元合金层通过物理气相沉积法或溅镀法形成。
在本发明一些实施例中,形成所述晶种层之后,所述方法还包括:于具有所述晶种层的所述沟槽内形成金属图案。
在本发明一些实施例中,形成所述三元合金层之前,所述方法还包括:于所述沟槽的内表面形成扩散阻挡层。
在本发明一些实施例中,所述扩散阻挡层包括钽、钛、锰、氮化钽、氮化钛以及氮化锰中的其中一种。
本发明还提供一种金属互连结构,包括介电层、于所述介电层的其中一表面向内开设的沟槽以及形成于所述沟槽内的晶种层,所述晶种层包括第一合金组分、第二合金组分和第三合金组分,所述第一合金组分为铜,所述第二合金组分为锰,所述第三合金组分为银、钛、铬、钴、镍、锆、钇、钌、铑、钯、镉、铱、铂、金、铝、镁及硒中的其中一种,所述第二合金组分在所述晶种层中的原子百分含量为0-15%,所述第三合金组分在所述晶种层中的原子百分含量为6-15%。
在本发明一些实施例中,所述第三合金组分为银。
在本发明一些实施例中,所述第三合金组分在所述晶种层中的原子百分含量为10-15%。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于夏泰鑫半导体(青岛)有限公司,未经夏泰鑫半导体(青岛)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910907161.1/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造