[发明专利]包括穿通电极的半导体芯片以及测试该穿通电极的方法

说明书

本申请公开了包括穿通电极的半导体芯片以及测试该穿通电极的方法。一种半导体芯片包括：第一半导体器件以及层叠在第一半导体器件之上的第二半导体器件。第二半导体器件经由多个穿通电极电连接到第一半导体器件。在测试模式下，第一半导体器件被配置为经由多个穿通电极来驱动逻辑电平的第一模式和逻辑电平的第二模式，被配置为将通过来自第一半导体器件和第二半导体器件的第一模式和第二模式而产生的多个测试数据的逻辑电平进行比较，以产生指示多个穿通电极正常运作或异常运作的检测信号。

相关申请的交叉引用

本申请要求于2019年3月5日提交的申请号为10-2019-0025320的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本公开的实施例总体而言涉及半导体芯片和测试半导体芯片的方法，并且更具体地，涉及包括穿通电极的半导体芯片以及测试该穿通电极的方法。

背景技术

近来，已经开发出三维半导体芯片以增加其集成密度。每种三维半导体芯片都可以通过将多个半导体器件垂直地层叠来实现，以在有限的面积上实现最大的集成密度。

可以使用穿通硅通孔(TSV)技术来实现每种三维半导体芯片，所述穿通硅通孔(TSV)技术利用垂直穿透半导体器件的硅通孔使彼此垂直层叠的所有半导体器件电连接。因此，与使用接合线制造的三维半导体芯片相比，使用TSV制造的三维半导体芯片可以有效地减小其封装面积。

此外，可以在将半导体芯片供应给用户或客户之前测试半导体芯片以验证其特性和可靠性。因此，已经提出了各种测试半导体芯片的方法以减少测试时间并提高测试效率。

发明内容

根据一个实施例，提供了一种半导体芯片。该半导体芯片可以包括第一半导体器件和层叠在第一半导体器件之上的第二半导体器件。第二半导体器件可以经由多个穿通电极电连接到第一半导体器件。在测试模式下，第一半导体器件可以被配置为经由多个穿通电极来驱动逻辑电平的第一模式和逻辑电平的第二模式，被配置为将通过来自第一半导体器件和第二半导体器件的第一模式和第二模式而产生的多个测试数据的逻辑电平进行比较，以产生指示多个穿通电极正常运作或异常运作的测试信号。

根据一个实施例，提供了一种半导体芯片。该半导体芯片可以包括第一驱动电路和第二驱动电路。第一驱动电路可以被配置为包括连接到多个穿通电极的第一反相器组，被配置为将多个穿通电极顺序地驱动至第一模式和第二模式以产生多个测试数据，以及被配置为根据基于第一测试信号至第三测试信号的多个测试数据的比较结果来产生检测信号。第二驱动电路可以被配置为包括连接到多个穿通电极的第二反相器组。在第一反相器组和第二反相器组中所包括的多个反相器可以根据基于第一测试信号和第二测试信号的多个测试数据的比较结果而被选择性地导通。

根据一个实施例，提供了一种测试方法。该测试方法可以包括：在测试模式下，通过经由将第一半导体器件连接到第二半导体器件的多个穿通电极顺序地驱动逻辑电平的第一模式和逻辑电平的第二模式来产生多个测试数据，将多个测试数据的逻辑电平进行比较以产生多个比较信号，利用基于多个比较信号而被选择性导通的多个反相器来驱动多个穿通电极，以及检测通过选择性地导通的多个反相器以及通过多个穿通电极而产生的检测信号，以验证多个穿通电极正常运作或者来自多个穿通电极中的至少一个穿通电极异常运作。

附图说明

图1是示出根据本公开的一个实施例的半导体芯片的配置的框图。

图2是示出图1的半导体芯片中所包括的测试控制电路的配置的框图。

图3是示出根据本公开的一个实施例的用于产生第一模式和第二模式的控制信号的逻辑电平的图表。

图4是示出图2的测试控制电路中所包括的区段信号发生电路的配置的电路图。

图5是示出图2的测试控制电路中所包括的测试信号发生电路的配置的电路图。