[发明专利]移位寄存器及其驱动方法、栅极驱动电路和显示装置

说明书

本公开提供了一种移位寄存器，包括：预充电路、下拉控制电路、复位电路和至少一个输出控制电路；其中，下拉控制电路，与第一时钟信号端、第三时钟信号端、第二电源端和第三电源端连接，配置为在第一时钟信号端的控制下，将将第二电源端提供的第二工作电压写入至下拉节点；以及，在第三时钟信号端的控制下，将第三电源端提供的第三工作电压写入至下拉节点；复位电路，与第三时钟信号端和第二电源端连接，配置为在第三时钟信号端的控制下，将第二工作电压写入至上拉节点。本公开还提供了一种移位寄存器的驱动方法、栅极驱动电路和显示装置。

技术领域

本发明涉及显示领域，特别涉及一种移位寄存器及其驱动方法、栅极驱动电路和显示装置。

背景技术

移位寄存器为栅极驱动电路中的重要单元；目前，为保证在移位寄存器输出处于有效电平状态的驱动信号后至下一次输出处于有效电平状态的驱动信号的时间段内，移位寄存器能够稳定输出处于非有效电平状态的驱动信号；相关技术，在移位寄存器内设置下拉控制电路，该下拉控制电路可控制下拉节点的电压在上述时间段内始终处于有效电平状态，以使得输出控制电路内用于提供处于非有效电平状态的工作电压的晶体管始终处于导通状态。

由此可见，各移位寄存器中用于为信号输出端提供处于非有效电平状态的工作电压的晶体管会长时间处于高压(Stress)状态，该晶体管的电学特性产生漂移，影响使用寿命。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种移位寄存器及其驱动方法、栅极驱动电路和显示装置。

第一方面，本公开实施例提供了一种移位寄存器，包括：预充电路、下拉控制电路、复位电路和至少一个输出控制电路，其中所述预充电路、所述复位电路、所述输出控制电路连接于上拉节点，所述下拉控制电路、所述输出控制电路连接于下拉节点；

所述预充电路，与信号输入端、第一时钟信号端连接，配置为在第一时钟信号端的控制下，将所述信号输入端提供的输入信号写入至所述上拉节点；

所述输出控制电路，与第二时钟信号端、第一电源端以及对应的信号输出端连接，配置为在所述上拉节点的电位的控制下，将第二时钟信号端提供的第二时钟信号写入对应的信号输出端；以及，在所述下拉节点的电位的控制下，将第一电源端提供的第一工作电压写入至对应的信号输出端；

所述下拉控制电路，与所述第一时钟信号端、第三时钟信号端、第二电源端和第三电源端连接，配置为在第一时钟信号端的控制下，将将第二电源端提供的第二工作电压写入至下拉节点；以及，在第三时钟信号端的控制下，将第三电源端提供的第三工作电压写入至下拉节点；

所述复位电路，与所述第三时钟信号端和第二电源端连接，配置为在所述第三时钟信号端的控制下，将所述第二工作电压写入至所述上拉节点。

在一些实施例中，所述预充电路包括：第一晶体管；

所述第一晶体管的控制极与所述第一时钟信号端连接，所述第一晶体管的第一极与所述信号输入端连接，所述第一晶体管的第二极与所述上拉节点连接。

在一些实施例中，所述下拉控制电路包括：第二晶体管、第三晶体管、第四晶体管和第五晶体管。

所述第二晶体管的控制极与所述第三电源端连接，所述第二晶体管的第一极与所述第三电源端连接，所述第二晶体管的第二极与所述第三晶体管的第一极、所述第四晶体管的第一极连接；

所述第三晶体管的控制极与所述第三时钟信号端连接，所述第三晶体管的第二极与所述下拉节点连接；

所述第四晶体管的控制极与所述第一时钟信号端连接，所述第四晶体管的第二极与所述第二电源端连接；

所述第五晶体管的控制极与所述第一时钟信号端连接，所述第五晶体管的第一极与所述第二电源端连接，所述第五晶体管的第二极与所述下拉节点连接。