[发明专利]半导体器件的形成方法

说明书

本发明提供了一种半导体器件的形成方法，包括：提供衬底，衬底分为第一部分和第二部分；在衬底上依次形成形成第一介质层、浮栅层、第二介质层和控制栅层；依次刻蚀第一部分的控制栅层、第二介质层、浮栅层和第一介质层形成多组并排的引出结构，每组引出结构包括两个引出条三个控制栅连接电极，三个所述控制栅连接电极分别连接在两个所述引出条的外侧和两个所述引出条之间，每一个引出条连接第二部分的一端的横截面尺寸大于另一端，相邻的两组引出结构的控制栅连接电极错开布置。在本发明半导体器件的形成方法中，形成的任一组控制栅连接电极不会与其相邻的引出条连接短路。

技术领域

本发明涉及半导体技术领域，尤其是涉及一种半导体器件的形成方法。

背景技术

栅极结构可以作为存储单元，多个存储单元可以组成一个存储阵列，存储阵列分为多行多列，将位于同一个列上的存储单元的控制栅通过引出结构连接在一条线上，可以通过这条线控制这一列的存储单元。现有技术中，在形成栅极结构之前，刻蚀形成多个引出结构，之后刻蚀形成栅极结构，多个栅极结构组成存储阵列，存储阵列分为多列，每一列上具有一个控制栅的引出结构，多个引出结构位于每一列的两旁。引出结构与相邻的列上的栅极结构的栅极有一个距离，距离过小，容易与相邻列上的栅极结构的浮栅短路。

发明内容

本发明的目的在于提供一种半导体器件的形成方法，使得存储单元的每一列上的控制栅的引出结构与相邻列上的栅极的距离较大，从而不会造成控制栅的引出结构与栅极短路。

为了达到上述目的，本发明提供了一种半导体器件的形成方法，包括：

提供衬底，将衬底分为第一部分和第二部分；

在所述衬底上依次形成第一介质层、浮栅层、第二介质层和控制栅层；

依次刻蚀所述第一部分衬底上的部分控制栅层、部分第二介质层、部分浮栅层和部分第一介质层露出所述衬底表面，形成多组并排的引出结构，每组所述引出结构包括两个引出条和三个控制栅连接电极，三个所述控制栅连接电极分别连接在两个所述引出条的外侧和两个所述引出条之间，每一个所述引出条连接所述第二部分的一端的横截面尺寸大于另一端，所述相邻的两组引出结构的控制栅连接电极错开布置；

在所述第二部分形成多列栅极结构组成存储单元，每列所述栅极结构对应一个所述引出条，每列所述栅极结构的横截面尺寸大于所述引出条的横截面的尺寸。

可选的，在所述的半导体器件的形成方法中，所述第一引出结构包括第一引出条和第二引出条，所述第一引出条和所述第二引出条通过控制栅连接电极连接。

可选的，在所述的半导体器件的形成方法中，相邻的两个所述引出条以相邻的引出条的中心线对称。

可选的，在所述的半导体器件的形成方法中，所述控制栅连接电极为长方形的形状。

可选的，在所述的半导体器件的形成方法中，所述第一组引出结构的控制栅连接电极到第二部分的距离和所述第二组引出结构的控制栅连接电极到第二部分的距离不一致。

可选的，在所述的半导体器件的形成方法中，所述引出条分为第一条边、第二条边、第三条边和第四条边，第一条边一端连接第二部分，第一条边另一端连接第二条边，第一条边和第二条边不在一条直线上即第一条边和第二条边形成的角不为180度，第三条边垂直于第二条并连接第二条边，第四条边垂直于第三条边并连接第三条边和第二部分。

可选的，在所述的半导体器件的形成方法中，所述刻蚀形成栅极结构的方法包括：依次刻蚀所述第二部分的部分控制栅层、部分第二介质层、部分浮栅层和部分第一介质层露出所述衬底表面形成栅极结构的控制栅、第二介质、浮栅和第一介质，再形成位于所述第一介质上并且位于所述控制栅和所述控制栅之间的字线以及形成所述字线与所述控制栅之间的第三介质。

可选的，在所述的半导体器件的形成方法中，所述每一列栅极结构位于所述引出条的延长线上，所述控制栅连接所述控制栅连接电极。