[发明专利]双重栅极氧化层生长方法及半导体器件的制造方法

说明书

本发明涉及双重栅极氧化层生长方法及半导体器件的制造方法，涉及半导体集成电路制造工艺，在包括核心器件和输入输出器件的半导体衬底上生长厚氧氧化层过程中增加温度峰值950度的退火工艺，使得厚氧氧化层SiO2更加致密，氧化层与半导体衬底(如硅)之间的拉应力被提高，当核心器件区域去除厚氧氧化层后，应力已经被记忆下来，提高了沟道中的电子迁移率，同时由于此工艺过程是在器件浅掺杂、源漏离子注入之前，对于器件的总体电性性能不会产生很大的影响，而电子迁移率的提高使得器件在相同的工作电压下，可以实现更高的饱和电流。

技术领域

本发明涉及半导体集成电路制造工艺，尤其涉及一种双重栅极氧化层生长方法及半导体器件的制造方法。

背景技术

在半导体集成电路领域，自从金属氧化物半导体场效应管(MOSFET)器件问世以来，器件尺寸就遵循摩尔定律在缩小，只有不断缩小器件的尺寸，提高集成电路的集成度，才能获得更高的性能和更低的成本。然而，现在的集成电路需求越来越多样化，例如在同一个芯片上要实现不同器件可以同时工作，如不同的工作电压(输入输出器件工作电压高，核心器件工作电压低)，因此如何提高集成度也是比较关注的问题。

目前CMOS工艺主要通过双重栅极(Dual Gate，DG)氧化层生长工艺来提高集成度，因为器件结构一样，只是电性参数不同，所以生长不同厚度的栅极氧化层，可以实现两种不同工作电压下的器件，请参阅图1，图1为半导体集成电路制造过程示意图。如图1所示，在同一半导体衬底上集成有输入输出器件区域110和核心器件区域120，输入输出(Input-Output，IO)器件的工作电压在2.5V，因此氧化层厚度比较厚，在60A左右，核心(Core)器件的工作电压在1.05V，因此氧化层厚度比较薄，在20A左右，这样能够在一套工艺中实现两种不同的栅氧化层厚度，从而达成不同的器件需求，不仅极大地提高了集成度，同时减少了光罩，降低成本。

目前CMOS工艺常规的制作流程如下：浅沟槽隔离工艺形成器件有源区；N/P型离子注入形成阱；器件DG氧化层生长(厚氧和薄氧氧化层形成)；栅极生长以及间隔层结构形成；浅掺杂源漏离子注入以及主间隔层结构形成；源漏区离子注入工艺形成器件源极和漏极；金属硅化物阻挡层形成；制作金属硅化物，形成有效的欧姆接触。后段金属互联工艺制作DG氧化层生长工艺主要涉及器件DG氧化层生长的步骤，具体流程如下：

首先生长相应厚度的厚氧氧化层，覆盖所有器件；然后通过光罩将IO器件上的厚氧氧化层保留，将Core器件上的厚氧氧化层刻蚀掉；最后再在Core器件上生长一层相应厚度的薄氧氧化层。这样就实现了在一套工艺中得到两种不同的栅氧化层厚度，满足不同的器件需求。

目前传统CMOS工艺技术中，通过DG氧化层生长工艺实现了在一套工艺中得到两种不同的栅氧化层厚度，理论上来讲，由于在阱离子注入、栅氧化层厚度、隔离侧墙、浅掺杂离子注入、源漏极离子注入一样的前提下，器件的电性参数应该大致相同。但是实验表明，双重栅极氧化层工艺中器件的饱和电流(Idsat)却比预测的目标值低，请参阅图2，图2为DG氧化层生长工艺导致器件Idsat比目标值偏低示意图。如图2所示(以N型MOSFET为例)可以明显看出来NMOS器件的Idsat低于目标值。因此，找到器件驱动电流变低，即电子迁移率变低的原因，提高器件的性能是一个比较迫切的问题。也即，需在满足集成度的前提下，提高电子迁移率，提高器件的饱和电流。

发明内容

本发明的目的在于提供一种双重栅极氧化层生长方法，以在满足集成度的前提下，提高电子迁移率，提高器件的饱和电流。