[发明专利]基于同或异或电路反馈的全加器

权利要求书

1.一种基于同或异或电路反馈的全加器，包括同或异或电路、求和电路和进位电路，所述的同或异或电路具有第一输入端、第二输入端、第三输入端、用于输出异或逻辑值的第一输出端和用于输出同或逻辑值的第二输出端，所述的求和电路具有第一输入端、第二输入端、第三输入端和输出端，所述的进位电路具有第一输入端、第二输入端、第三输入端、第四输入端、输出端和反相输出端，所述的同或异或电路的第一输入端为所述的全加器的第一输入端，用于接入第一加数，所述的同或异或电路的第二输入端为所述的全加器的第二输入端，用于接入第二加数，所述的同或异或电路的第一输出端分别与所述的求和电路的第二输入端和所述的进位电路的第一输入端连接，所述的同或异或电路的第二输出端分别与所述的求和电路的第三输入端和所述的进位电路的第二输入端连接，所述的求和电路的第一输入端为所述的全加器的进位信号输入端，用于接入低位输出的进位信号，所述的求和电路的输出端为所述的全加器的输出端，用于输出和信号，所述的进位电路的输出端为所述的全加器的高位进位信号输出端，用于向高位输出进位信号，其特征在于所述的全加器还包括第一反相器和第二反相器，所述的第一反相器的输入端和所述的同或异或电路的第一输入端连接，所述的第一反相器的输出端分别与所述的同或异或电路的第三输入端和所述的进位电路的第三输入端连接，所述的第二反相器的输入端和所述的求和电路的第一输入端连接，所述的第二反相器的输出端和所述的进位电路的第四输入端连接；

所述的同或异或电路包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管、第十一MOS管和第十二MOS管。所述的第一PMOS管、所述的第二MOS管、所述的第四MOS管、所述的第九MOS管、所述的第十MOS管和所述的第十一MOS管均为P型MOS管，所述的第三MOS管、所述的第五MOS管、所述的第六MOS管、所述的第七MOS管、所述的第八MOS管和所述的第十二MOS管均为N型MOS管；所述的第一MOS管的源极、所述的第二MOS管的栅极、所述的第五MOS管的源极、所述的第六MOS管的栅极、所述的第七MOS管的栅极和所述的第九MOS管的栅极连接且其连接端为所述的同或异或电路的第一输入端，所述的第一MOS管的栅极、所述的第二MOS管的源极、所述的第三MOS管的源极、所述的第四MOS管的源极、所述的第五MOS管的栅极、所述的第六MOS管的源极、所述的第八MOS管的栅极和所述的第十MOS管的栅极连接且其连接端为所述的同或异或电路的第二输入端，所述的第一MOS管的漏极、所述的第二MOS管的漏极、所述的第三MOS管的漏极、所述的第七MOS管的漏极、所述的第十一MOS管的栅极和所述的第十二MOS管的漏极连接且其连接端为所述的同或异或电路的第一输出端，所述的第三MOS管的栅极和所述的第四MOS管的栅极连接且其连接端为所述的同或异或电路的第三输入端，所述的第四MOS管的漏极、所述的第五MOS管的漏极、所述的第六MOS管的漏极、所述的第十MOS管的漏极、所述的第十一MOS管的漏极和所述的第十二MOS管的栅极连接且其连接端为所述的同或异或电路的第二输出端，所述的第七MOS管的源极和所述的第八MOS管的漏极连接，所述的第八MOS管的源极接地，所述的第九MOS管的源极和所述的第十一MOS管的源极均接入电源，所述的第九MOS管的漏极和所述的第十MOS管的源极连接，所述的第十二MOS管的源极接地；

所述的求和电路包括第十三MOS管、第十四MOS管、第十五MOS管和第十六MOS管；所述的第十三MOS管和所述的第十六MOS管均为P型MOS管，所述的第十四MOS管和所述的第十五MOS管均为N型MOS管；所述的第十三MOS管的漏极、所述的第十四MOS管的漏极、所述的第十五MOS管的栅极和所述的第十六MOS管的栅极连接且其连接端为所述的求和电路的第一输入端，所述的第十三MOS管的栅极和所述的第十六MOS管的漏极连接且其连接端为所述的求和电路的第二输入端，所述的第十三MOS管的源极、、所述的第十四MOS管的源极、所述的第十五MOS管的源极和所述的第十六MOS管的源极连接且其连接端为所述的求和电路的输出端，所述的第十四MOS管的栅极和所述的第十五MOS管的漏极连接且其连接端为所述的求和电路的第三输入端；

所述的进位电路包括第十七MOS管、第十八MOS管、第十九MOS管、第二十MOS管和第三反相器，所述的第十七MOS管和所述的第十九MOS管均为P型MOS管，所述的第十八MOS管和所述的第二十MOS管均为N型MOS管；所述的第十七MOS管的栅极和所述的第二十MOS管的栅极连接且其连接端为所述的进位电路的第一输入端，所述的第十七MOS管的源极、所述的第十八MOS管的源极、所述的第十九MOS管的源极、所述的第二十MOS管的源极和所述的第三反相器的输入端连接且其连接端为所述的进位电路的反相输出端，所述的第十八MOS管的栅极和所述的第十九MOS管的栅极连接且其连接端为所述的进位电路的第二输入端，所述的第十七MOS管的漏极和所述的第十八MOS管的漏极连接且其连接端为所述的进位电路的第三输入端，所述的第十九MOS管的漏极和所述的第二十MOS管的漏极连接且其连接端为所述的进位电路的第四输入端，所述的第三反相器的输出端为所述的进位电路的输出端。

2.根据权利要求1所述的一种基于同或异或门电路反馈的全加器，其特征在于所述的全加器还还包括求和自检电路和进位自检电路，所述的求和自检电路和所述的进位自检电路分别具有第一输入端、第二输入端、第三输入端、第四输入端、第五输入端和输出端，所述的求和自检电路的第一输入端和所述的求和电路的第一输入端连接，所述的求和自检电路的第二输入端和所述的第二反相器的输出端连接，所述的求和自检电路的第三输入端和所述的求和电路的第二输入端连接，所述的求和自检电路的第四输入端和所述的求和电路的第三输入端连接，所述的求和自检电路的第五输入端和所述的求和电路的输出端连接，所述的进位自检电路的第一输入端和所述的进位电路的输出端连接，所述的进位自检电路的第二输入端和所述的进位电路的反相输出端连接，所述的进位自检电路的第三输入端和所述的求和电路的第一输入端连接，所述的进位自检电路的第四输入端和所述的同或异或电路的第一输入端连接，所述的进位自检电路的第五输入端和所述的同或异或电路的第二输入端连接；

所述的求和自检电路包括第二十一MOS管、第二十二MOS管、第二十三MOS管、第二十四MOS管、第二十五MOS管、第二十六MOS管、第二十七MOS管和第二十八MOS管，所述的第二十一MOS管、所述的第二十三MOS管、所述的第二十五MOS管和所述的第二十七MOS管均为P型MOS管，所述的第二十二MOS管、所述的第二十四MOS管、所述的第二十六MOS管和所述的第二十八MOS管均为N型MOS管，所述的第二十一MOS管的源极和所述的第二十二MOS管的栅极连接且其连接端为所述的求和自检电路的第二输入端，所述的第二十一MOS管的栅极、所述的第二十二MOS管的栅极、所述的第二十三MOS管的源极和所述的第二十四MOS管的源极连接且其连接端为所述的求和自检电路的第五输入端，所述的第二十一MOS管的漏极、所述的第二十二MOS管的漏极、所述的第二十三MOS管的漏极、所述的第二十四MOS管的漏极、所述的第二十五MOS管的漏极、所述的第二十六MOS管的漏极、所述的第二十七MOS管的栅极和所述的第二十八MOS管的栅极连接，所述的第二十二MOS管的源极和所述的第二十四MOS管的栅极连接且其连接端为所述的求和自检电路的第一输入端，所述的第二十五MOS管的栅极和所述的第二十七MOS管的源极连接且其连接端为所述的求和自检电路逇第三输入端，所述的第二十五MOS管的源极、所述的第二十六MOS管的源极、所述的第二十七MOS管的漏极和所述的第二十八MOS管的漏极连接且其连接端为所述的求和自检电路的输出端，所述的第二十六MOS管的栅极和所述的第二十八MOS管的源极连接且其连接端为所述的求和自检电路的第四输入端；

所述的进位自检电路包括第二十九MOS管、第三十MOS管、第三十一MOS管、第三十二MOS管、第三十三MOS管、第三十四MOS管、第三十五MOS管、第三十六MOS管、第三十七MOS管、第三十八MOS管、第三十九MOS管、第四十MOS管和二选一选择器，所述的二选一选择器具有第一输入端、第二输入端、选择端和输出端，所述的第二十九MOS管、所述的第三十MOS管、所述的第三十二MOS管、所述的第三十四MOS管、所述的第三十七MOS管和所述的第三十九MOS管均为P型MOS管，所述的第三十一MOS管、所述的第三十三MOS管、所述的第三十五MOS管、所述的第三十六MOS管、所述的第三十八MOS管和所述的第四十MOS管均为N型MOS管，所述的第二十九MOS管的源极、所述的第三十二MOS管的源极和所述的第三十四MOS管的源极均接入电源，所述的第二十九MOS管的栅极、所述的第三十二MOS管的栅极、所述的第三十三MOS管的栅极和所述的第三十六MOS管的栅极连接且其连接端为所述的进位自检电路的第三输入端，所述的第二十九MOS管的漏极和所述的第三十MOS管的源极连接，所述的第三十MOS管的栅极、所述的第三十一MOS管的栅极、所述的第三十四MOS管的栅极和所述的第三十五MOS管的栅极连接且其连接端为所述的进位自检电路的第五输入端，所述的第三十MOS管的漏极、所述的第三十一MOS管的漏极、所述的第三十三MOS管的漏极和所述的二选一选择器的第二输入端连接，所述的第三十一MOS管的源极、所述的第三十三MOS管的源极和所述的第三十六MOS管的源极均接地，所述的第三十二MOS管的漏极、所述的第三十四MOS管的漏极、所述的第三十五MOS管的漏极和所述的二选一选择器的第一输入端连接，所述的第三十五MOS管的源极和所述的第三十六MOS管的漏极连接，所述的二选一选择器的选择端为所述的进位自检电路的第四输入端，所述的二选一选择器的输出端、所述的第三十七MOS管的漏极、所述的第三十八MOS管的漏极、所述的第三十九MOS管的栅极和所述的第四十MOS管的栅极连接，所述的第三十七MOS管的栅极和所述的第三十九MOS管的源极连接且其连接端为所述的进位自检电路的第一输入端，所述的第三十七MOS管的源极、所述的第三十八MOS管的源极、所述的第三十九MOS管的漏极和所述的第四十MOS管的漏极连接且其连接端为所述的进位自检电路的输出端，所述的第三十八MOS管的栅极和所述的第四十MOS管的源极连接且其连接端为所述的进位自检电路的第二输入端。