[发明专利]自动化测试设备装置

说明书

一种自动化测试设备(ATE)装置包括：包含系统控制器的计算机系统，其中，所述系统控制器通信地耦合到测试器处理器和FPGA。所述系统控制器可用于从自所述系统控制器接收的指令生成命令和数据以用于协调被测器件(DUT)的测试，其中，所述DUT支持多个非标准扇区大小和多种保护模式。所述FPGA通信地耦合到所述测试器处理器，其中，所述FPGA包括至少一个硬件加速器电路，所述至少一个硬件加速器电路可用于在内部从所述测试器处理器透明地生成命令和数据以用于测试所述DUT，并且其中，所述至少一个硬件加速器电路能够执行运算以计算与所述多种保护模式相关联的保护信息并且生成被调整大小以适合所述多个非标准扇区大小中的每一个的可重复的测试图案。

技术领域

本公开一般地涉及电子器件测试系统的领域，并且更具体地涉及用于测试被测器件(DUT)的电子器件测试设备的领域。

背景技术

自动化测试设备(ATE)可以是对半导体器件或电子组件执行测试的任何测试组件。ATE组件可以用于执行自动化测试，该自动化测试快速地执行测量并生成然后可被分析的测试结果。ATE组件可以是从耦合到仪表的计算机系统到复杂的自动化测试组件的任何东西，该复杂的自动化测试组件可以包括定制专用的计算机控制系统以及能够自动地测试电子零件和/或半导体晶圆测试(诸如片上系统(SOC)测试或集成电路测试)的许多不同的测试仪器。ATE系统既减少在测试器件以确保该器件按设计运行上花费的时间量，又用作诊断工具来在给定器件到达消费者之前确定在它之内是否存在有故障的部件。

图1是用于测试某些典型的DUT(例如，诸如DRAM这样的半导体存储器设备)的常规自动测试设备主体100的示意框图。ATE包括具有硬件总线适配器插槽110A-110N的ATE主体100。特定于特定通信协议例如PCIe、USB、SATA、SAS等的硬件总线适配器卡110A-110N连接到设置在ATE主体上的硬件总线适配器插槽并且经由特定于相应的协议的电缆与DUT对接。ATE主体100还包括具有关联的存储器108的测试器处理器101以控制内置到ATE主体100中的硬件部件并且以生成通过硬件总线适配器卡与被测DUT进行通信所必需的命令和数据。测试器处理器101通过系统总线130与硬件总线适配器卡进行通信。测试器处理器可以被编程为包括某些功能块，所述功能块包括图案生成器102和比较器106。可替代地，图案生成器102和比较器106可以是安装在插入ATE主体100中的扩展卡或适配器卡上的硬件部件。

ATE主体100测试通过插入到ATE主体100的硬件总线适配器插槽中的硬件总线适配器连接到ATE主体100的DUT 112A-112N的电气功能。因此，测试器处理器101被编程为使用硬件总线适配器特有的协议来将需要被运行的测试程序传送到DUT。同时，内置到ATE主体100中的其他硬件部件根据在测试器处理器101中操作的测试程序来与彼此并与DUT一起传送信号。

由测试器处理器101运行的测试程序可以包括功能测试，所述功能测试涉及将由图案生成器102创建的输入信号写入到DUT、从DUT读出所写入的信号并且使用比较器106来将输出与所期望的图案相比较。如果输出与输入不匹配，则测试器处理器101将把DUT识别为有缺陷的。例如，如果DUT是诸如DRAM这样的存储器设备，则测试程序将使用写入用于将由图案生成器102生成的数据写入到DUT，使用读取用于从DRAM读取数据并且使用比较器106来将所期望的比特图案与所读取的图案相比较。

在常规系统中，测试器处理器101需要包含用于生成在测试DUT时使用的命令和测试图案的功能逻辑块，诸如直接地在处理器上用软件编程的图案生成器102和比较器106。然而，在一些情况下可以在现场可编程门阵列(FPGA)上实现诸如比较器106这样的某些功能块，所述FPGA是可根据用户的需求对逻辑电路进行编程的专用集成电路(ASIC)型半导体器件。