[发明专利]一种在FPGA中部署算子的方法、设备及介质

说明书

本发明公开了一种在FPGA中部署算子的方法，包括以下步骤：设置包括多个一级部分重配置区域和对应的二级部分重配置区域的配置文件；接收并解析部分重配置文件；根据部分重配置文件所需要的资源在配置文件中匹配对应大小的一级部分重配置区域，并在FPGA中加载一级部分重配置区域；以及根据部分重配置文件中算子的数量和每个算子所需要的资源的组合，在配置文件的一级部分重配置区域中匹配相应的二级部分重配置区域的组合，并在FPGA中加载相应的二级部分重配置区域。本发明还公开了一种计算机设备和可读存储介质。本发明的方案通过设计两级部分重配置区域，可以降低不同kernel算法在FPGA内同时实现时的依赖关系，提高FPGA内硬件资源的利用率。

技术领域

本发明涉及FPGA领域，更具体地，特别是指一种在FPGA中部署算子的方法、设备及可读介质。

背景技术

现有的基于FPGA的异构计算系统有两种配置FPGA的方式，一是配置整片FPGA芯片区域，以改变FPGA内实现的加速算法，二是配置部分FPGA芯片区域资源，以改变FPGA内实现的kernel加速算法。第一种方法需要利用JTAG线将FPGA的整个配置文件加载到FPGA内，或者把FPGA的配置文件转换为掉电不丢失的FLASH存储器件的烧录文件，然后再将烧录文件烧录到Flash，重新上电板卡或者执行reload命令将新的配置文件从Flash内加载到FPGA芯片。第二种方法利用FPGA的部分重配置(Partial Reconfiguration，PR)技术，每次更新FPGA内实现的加速算法时，仅更新FPGA芯片内kernel所占的部分重配置区域，保留通用的PCIe接口、DDR接口和光模块接口驱动等配置文件，因为这些模块都在FPGA静态区域实现，当一块板卡批量生产出来和固件开发出来后，用户使用时几乎不需要更新，除非有新的固件功能更新，才需要改变这些在FPGA静态区域内实现的功能。

对于采用第一种方法更新FPGA加速算法的方式，用JTAG线加载部分重配置文件需要使用JTAG线缆连接芯片的编程管脚，仅适用于工程开发和调测试阶段，不具备大规模部署的可实施性。工程开发完成后，需要将含有加速算法的FPGA配置文件烧录到Flash这种掉电不丢失的存储器件中，对FLASH的大小有要求，考虑到核心算法的安全性，需要对FPGA配置文件进行妥当的加密保护，这又需要额外的加密电路支持，增大了系统开发成本。采用第二种部分重配置技术，在FPGA工程设计阶段，就需要确定FPGA芯片内部分重配区域的个数和每个重配置区域的大小，当用户想更改另外一个占用资源较多或者较少的算法时，不能根据每种算法所占实际硬件资源去调整部分重配置区域的大小，这样容易造成在既定的部分重配置区域实现较大或者较小的kernel算法时，硬件资源的短缺和浪费。所以，现有FPGA部分重配置方法，针对不同的加速算子，都不能灵活充分地利用FPGA内的硬件资源。

发明内容

有鉴于此，本发明实施例的目的在于提出一种在FPGA中部署算子的方法、设备及介质，通过设计两级PR区域，可以实现在不更改FPGA芯片静态区域设计的前提下，多种kernel算法在FPGA内的同时部署，这样可以降低不同kernel算法在FPGA内同时实现时的依赖关系，提高FPGA内硬件资源的利用率，进一步降低整个FPGA异构计算系统的功耗。

基于上述目的，本发明实施例的一方面提供了一种在FPGA中部署算子的方法，包括如下步骤：设置包括多个一级部分重配置区域和对应的二级部分重配置区域的配置文件；接收并解析部分重配置文件；根据部分重配置文件所需要的资源在配置文件中匹配对应大小的一级部分重配置区域，并在FPGA中加载一级部分重配置区域；以及根据部分重配置文件中算子的数量和每个算子所需要的资源的组合，在配置文件的一级部分重配置区域中匹配相应的二级部分重配置区域的数量和大小的组合，并在FPGA中加载相应的二级部分重配置区域。