[发明专利]半导体装置

说明书

本公开实施例提供半导体装置。半导体装置包括第一纳米结构与一第二纳米结构、第一栅极结构、第二栅极结构以及源极/漏极接点。第一纳米结构与第二纳米结构形成在基底上。第一纳米结构与第二纳米结构各包括多个半导体层、一通道区以及一源极/漏极区。第一栅极结构包裹第一纳米结构的多个半导体层。第二栅极结构包裹第二纳米结构的多个半导体层。源极/漏极接点接触第一纳米结构的至少一半导体层与第二纳米结构的至少一半导体层。

技术领域

本公开有关于一种半导体装置，且特别有关于一种环绕式栅极(gate-all-around，GAA)装置。

背景技术

使用多栅极装置，通过增加栅极-沟道耦合、减少关闭状态(off-state)电流和降低短通道效应(short-channel effect，SCE)来改善栅极控制。环绕式栅极(gate-all-around，GAA)晶体管是一种多栅极装置，其栅极结构延伸围绕其通道区的一部分，从而提供对多于一侧的通道区的接触。GAA晶体管兼容与传统的互补金氧半导体(CMOS)制造制程，其允许大幅缩小晶体管，同时维持栅极控制和减轻SCE。然而，GAA晶体管的制造出现了挑战。例如，在先进技术世代GAA晶体管中会出现不良的外延源极和漏极成长，这会降低GAA晶体管的性能(例如增加源极/漏极(S/D)寄生阻抗和/或降低GAA晶体管的导通电流)。

发明内容

本公开提供一种半导体装置。半导体装置包括第一纳米结构与一第二纳米结构、第一栅极结构、第二栅极结构以及源极/漏极接点。第一纳米结构与第二纳米结构形成在基底上。第一纳米结构与第二纳米结构各包括多个半导体层、一通道区以及一源极/漏极区。第一栅极结构包裹第一纳米结构的多个半导体层。第二栅极结构包裹第二纳米结构的多个半导体层。源极/漏极接点接触第一纳米结构的至少一半导体层与第二纳米结构的至少一半导体层。

附图说明

图1、2显示根据本公开一些实施例所述的形成半导体装置的方法。

图3显示根据本公开一些实施例所述的半导体装置的上视图。

图4显示根据本公开一些实施例所述的图3中半导体装置的区块E-E的三维透视图。

图5A-16A、图5B-16B与图5C-16C显示根据本公开一些实施例所述的在图1-2的方法的中间步骤期间，图4的装置沿着平面A-A、B-B与C-C的剖面图。

图17、18显示根据本公开一些实施例所述的在图1-2的方法的中间阶段的图3的装置沿着平面D-D的剖面图。

图19结合图1显示根据本公开一些实施例所述的形成半导体装置的方法。

图20A-26A、图20B-26B与图20C-26C显示根据本公开一些实施例所述的在图1、19的方法的中间步骤期间，图4的装置沿着平面A-A、B-B与C-C的剖面图。

图27、28显示根据本公开一些实施例所述的在图1、19的方法的中间阶段的图3的装置沿着平面D-D的剖面图。

图29结合图1显示根据本公开一些实施例所述的形成半导体装置的方法。

图30A-35A、图30B-35B与图30C-35C显示根据本公开一些实施例所述的在图1、29的方法的中间步骤期间，图4的装置沿着平面A-A、B-B与C-C的剖面图。

图36、37显示根据本公开一些实施例所述的在图1、29的方法的中间阶段的图3的装置沿着平面D-D的剖面图。

【符号说明】

100、1900、2900～方法；

110-190、1910-1950、2910-2950～操作；

200、200B、200C、200D、200E、200F～半导体装置；