[发明专利]一种具有防溢锡结构的新三维异构堆叠方法在审
申请号: | 201910924284.6 | 申请日: | 2019-09-27 |
公开(公告)号: | CN110739236A | 公开(公告)日: | 2020-01-31 |
发明(设计)人: | 郁发新;冯光建;王志宇;陈华;张兵 | 申请(专利权)人: | 浙江大学 |
主分类号: | H01L21/60 | 分类号: | H01L21/60 |
代理公司: | 33283 杭州天昊专利代理事务所(特殊普通合伙) | 代理人: | 董世博 |
地址: | 310058 浙江*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 防溢锡结构 堆叠 异构 三维 金属柱 镀锡 防溢 焊盘 焊圈 焊锡 凸点 金属 保留 制作 | ||
本发明公开了一种具有防溢锡结构的新三维异构堆叠方法,具体包括如下步骤:101)金属柱制作步骤、102)再次处理步骤、103)镀锡步骤、104)防溢步骤;本发明提供凸点或焊圈和焊盘金属就会有一定的距离为焊锡保留提供足够空间的一种具有防溢锡结构的新三维异构堆叠方法。
技术领域
本发明涉及半导体技术领域,更具体的说,它涉及一种具有防溢锡结构的新三维异构堆叠方法。
背景技术
微波毫米波射频集成电路技术是现代国防武器装备和互联网产业的基础,随着智能通信、智能家居、智能物流、智能交通等“互联网+”经济的快速兴起,承担数据接入和传输功能的微波毫米波射频集成电路也存在巨大现实需求及潜在市场。
但是对于高频率的微系统,天线阵列的面积越来越小,且天线之间的距离要保持在某个特定范围,才能使整个模组具备优良的通信能力。但是对于射频芯片这种模拟器件芯片来讲,其面积不能像数字芯片一样成倍率的缩小,这样就会出现特高频率的射频微系统将没有足够的面积同时放置PA/LNA,需要把PA/LNA堆叠起来。
在实际应用当中,模组堆叠的过程一般是模组上下表面金属围堰做金属熔融键合的过程,对于晶圆级键合工艺和大尺寸的芯片键合工艺,需要极为苛刻的键合条件才能避免两者键合过程中金属围堰或者互联焊盘表面的锡溢出表面,而对于一些面积较大的围堰,则要做到所有芯片都不发生溢锡问题基本没法实现,一旦发生溢锡,围堰表面的锡量就会大大减少,这样对于后面金属熔融过程非常不利。
发明内容
本发明克服了现有技术的不足,提供一种具有防溢锡结构的新三维异构堆叠方法。
本发明的技术方案如下:
一种具有防溢锡结构的新三维异构堆叠方法,具体包括如下步骤:
101)金属柱制作步骤:载板上表面通过物理溅射,磁控溅射或者蒸镀工艺制作种子层;种子层上涂布第一层光刻胶,通过显影工艺去除部分种子层露出待电镀区域,电镀金属形成金属柱,且金属柱上表面为平面;
102)再次处理步骤:在步骤101)处理的载板上表面涂布第二层光刻胶,曝光显影露出金属柱的部分,并通过湿法刻蚀去除部分金属柱顶部露出的区域形成凹槽;其中,刻蚀凹槽的深度范围在1nm到100um,刻蚀宽度范围在1um到1000um之间;
103)镀锡步骤:在电镀金属区域进行焊锡,去除第二层光刻胶、第一层光刻胶和种子层;涂助焊剂,回流后清洗助焊剂得到载板上表面带有焊锡层的结构;
104)防溢步骤:将芯片设置在步骤103)的焊锡上形成新芯片模组,将新芯片模组与新芯片模组进行表面焊接,两者焊接紧密结合形成防溢锡结构三维堆叠。
进一步的,种子层本身结构为一层或多层结构,厚度范围都在1nm到100um,材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种混合。
进一步的,金属柱厚度范围在1nm到100um,金属柱本身结构是一层或多层结构,材质采用钛、铜、铝、银、钯、金、铊、锡、镍、镓金属合金中的一种或多种混合。
本发明相比现有技术优点在于:本发明通过在围堰或者焊接焊盘的周围制作高度不同的保护图形,使晶圆或者芯片在键合的工程中,保护图形会优先接触,形成围堵,这样凸点或焊圈和焊盘金属就会有一定的距离为焊锡保留提供足够空间,进而保证后续的金属熔融提供防溢锡结构三维堆叠。
附图说明
图1为本发明的载板示意图;
图2为本发明的图1设置种子层、电镀区域示意图;
图3为本发明的图2进行电镀区域的示意图;
图4为本发明的图3设置第二层光刻胶示意图;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浙江大学,未经浙江大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910924284.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:微型元件贴附方法
- 下一篇:一种新型电镀法制作大锡球方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造