[发明专利]移位寄存器单元、栅极驱动电路和显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，包括第一输出复位端、第一栅极驱动信号输出端和第一栅极驱动信号输出电路；

所述第一栅极驱动信号输出电路用于在第一级时钟信号端提供的第一级时钟信号的控制下，控制所述第一栅极驱动信号输出端与初级上拉节点之间连通，并在第一输出复位端提供的第一输出复位信号的电位的控制下，控制对所述第一栅极驱动信号输出端输出的栅极驱动信号进行复位；

所述移位寄存器单元还包括第一输入端、第一上拉复位端、初级上拉节点控制电路、初级下拉节点控制电路和第一存储电容；

所述初级上拉节点控制电路分别与所述初级上拉节点、第一输入端、第一上拉复位端和初级下拉节点电连接，用于在第一输入端提供的第一输入信号、第一上拉复位端提供的第一上拉复位信号和初级下拉节点的电位的控制下，控制所述初级上拉节点的电位；

所述初级下拉节点控制电路分别与所述初级下拉节点、控制电压端和初级上拉节点电连接，用于在控制电压端提供的控制电压和所述初级上拉节点的电位的控制下，控制所述初级下拉节点的电位；

所述第一存储电容连接于进位信号输出端与所述初级上拉节点之间。

2.如权利要求1所述的移位寄存器单元，其特征在于，所述第一栅极驱动信号输出电路包括第一栅极驱动输出晶体管和第二栅极驱动输出晶体管；

所述第一栅极驱动输出晶体管的控制极与第一级时钟信号端电连接，所述第一栅极驱动输出晶体管的第一极与所述初级上拉节点电连接，所述第一栅极驱动输出晶体管的第二极与所述第一栅极驱动信号输出端电连接；

所述第二栅极驱动输出晶体管的控制极与第一输出复位端电连接，所述第二栅极驱动输出晶体管的第一极与所述第一栅极驱动信号输出端电连接，所述第二栅极驱动输出晶体管的第二极与第一电压端电连接。

3.如权利要求1所述的移位寄存器单元，其特征在于，还包括进位信号输出电路和进位信号输出端；

所述进位信号输出电路用于在所述初级上拉节点的电位的控制下，控制所述进位信号输出端与第一级时钟信号端之间连通，并在所述第一输出复位信号和初级下拉节点的电位的控制下，控制对进位信号输出端输出的进位信号进行复位。

4.如权利要求3所述的移位寄存器单元，其特征在于，所述进位信号输出电路包括第一进位信号输出晶体管、第二进位信号输出晶体管和第三进位信号输出晶体管；

所述第一进位信号输出晶体管的控制极与所述初级上拉节点电连接，所述第一进位信号输出晶体管的第一极与所述第一级时钟信号端电连接，所述第一进位信号输出晶体管的第二极与所述进位信号输出端电连接；

所述第二进位信号输出晶体管的控制极与第一输出复位端电连接，所述第二进位信号输出晶体管的第一极与所述进位信号输出端电连接，所述第二进位信号输出晶体管的第二极与第二电压端电连接；

所述第三进位信号输出晶体管的控制极与所述初级下拉节点电连接，所述第三进位信号输出晶体管的第一极与所述进位信号输出端电连接，所述第三进位信号输出晶体管的第二极与所述第二电压端电连接。

5.如权利要求1所述的移位寄存器单元，其特征在于，所述控制电压端包括第一控制电压端和第二控制电压端，所述初级下拉节点包括第一初级下拉节点和第二初级下拉节点；

所述初级下拉节点控制电路分别与第一初级下拉节点、第二初级下拉节点、第一控制电压端、第二控制电压端和初级上拉节点电连接，用于在第一控制电压端提供的第一控制电压、第二控制电压端提供的第二控制电压和所述初级上拉节点的电位的控制下，控制所述第一初级下拉节点的电位和所述第二初级下拉节点的电位。

6.一种栅极驱动方法，应用于如权利要求1至5中任一权利要求所述的移位寄存器单元，其特征在于，所述栅极驱动方法包括：

第一栅极驱动信号输出电路在第一级时钟信号端提供的第一级时钟信号的控制下，控制第一栅极驱动信号输出端与初级上拉节点之间连通，并在第一输出复位端提供的第一输出复位信号的电位的控制下，控制对第一栅极驱动信号输出端输出的栅极驱动信号进行复位。