[发明专利]一种用于半导体器件的叠加封装工艺及半导体器件

权利要求书

1.一种用于半导体器件的叠加封装工艺，其特征在于，包括以下步骤：

a)制备主晶圆，所述主晶圆的正面预留有封装键合区域；

b)制备副晶圆，所述副晶圆的正面预留有封装键合区域，并且在所述副晶圆的所述正面加工出若干凹槽；

c)将所述主晶圆和所述副晶圆的所述封装键合区域键合在一起来实现两个晶圆的叠加；以及

d)对所述副晶圆的背面进行研磨或打薄直到所述主晶圆的至少部分区域从所述凹槽暴露出。

2.根据权利要求1所述的封装工艺，其特征在于，所述凹槽的位置邻近所述副晶圆的所述封装键合区域，使得所述副晶圆的所述封装键合区域部分裸露在所述凹槽的侧面上。

3.根据权利要求2所述的封装工艺，其特征在于，在键合后所述凹槽的位置正对所述主晶圆上需要暴露的引线区域。

4.根据权利要求3所述的封装工艺，其特征在于，所述凹槽为直方形凹槽，并且具有100um-200um的宽度，并且具有20-50um的深度。

5.根据权利要求3所述的封装工艺，其特征在于，所述凹槽为深弧形凹槽，并且具有150um-250um的开口宽度。

6.根据权利要求1-5中任一项所述的封装工艺，其特征在于，还包括步骤e)：研磨或打薄后的晶圆表面沉积一层钝化层。

7.根据权利要求3-5中任一项所述的封装工艺，其特征在于，所述工艺还包括在所述引线区域上通过显影蚀刻将所述主晶圆上需要与所述副晶圆连接的电路连接区域暴露出，并且在所述电路连接区域通过电镀、蒸镀或溅镀将所述主晶圆与所述副晶圆之间的电路进行连接。

8.根据权利要求3或4所述的封装工艺，其特征在于，还包括在主晶圆的正面的被暴露区域上电镀铜柱以完成封装。

9.根据权利要求3或5所述的封装工艺，其特征在于，还包括在主晶圆的正面的被暴露区域上植入锡球以完成封装。

10.根据权利要求1所述的封装工艺，其特征在于，在所述步骤a)中所述主晶圆的封装键合区域包围所述主晶圆上的有效功能区域。

11.根据权利要求1所述的封装工艺，其特征在于，在所述步骤b)中所述副晶圆的封装键合区域包围所述副晶圆上的有效功能区域。

12.一种半导体器件，其特征在于，其通过所述权利要求1-9中任一项所述的封装工艺制成。

13.一种半导体器件，其包括叠加在一起的主晶圆和副晶圆，其特征在于，所述主晶圆和所述副晶圆通过键合胶框键合在一起以在所述主晶圆和副晶圆之间形成空腔，并且所述主晶圆和所述副晶圆相互面对的表面分别布设有电路。

14.根据权利要求13所述的半导体器件，其特征在于，所述键合胶框具有5-10um的厚度。

15.根据权利要求13所述的半导体器件，其特征在于，所述键合胶框采用绝缘材料。

16.根据权利要求13所述的半导体器件，其特征在于，所述副晶圆的所述电路形成的面积小于所述主晶圆的所述电路形成的面积以使得所述主晶圆的部分电路暴露出。

17.根据权利要求13所述的半导体器件，其特征在于，所述主晶圆的暴露的部分电路上设置有引线部分，并且在所述引线部分的部分区域上设置有用于连接的铜柱、焊盘和/或锡球。

18.根据权利要求17所述的半导体器件，其特征在于，所述引线部分的部分区域通过电镀或蒸镀材料与所述副晶圆上的引线电连接。