[发明专利]三维非易失性存储器装置及其制造方法

说明书

三维非易失性存储器装置及其制造方法。一种半导体装置包括存储块，存储块包括多个存储器串，其中多个存储器串的每一个中的晶体管被调整为虚设晶体管和正常晶体管。

技术领域

本公开总体涉及一种非易失性存储器装置及其制造方法，并且更具体地，涉及一种具有改进的操作特性的非易失性存储器装置以及制造该非易失性存储器装置的方法。

背景技术

半导体存储器装置是使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)或磷化铟(InP)之类的半导体实现的储存装置。半导体存储器装置通常可以分为易失性存储器装置和非易失性存储器装置。

易失性存储器装置是当供电中断时所存储的数据消失的存储器装置。易失性存储器装置的示例包括静态随机存取存储器(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)等。非易失性存储器装置是即使在供电中断时也保持所存储的数据的存储器装置。非易失性存储器装置的示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电式RAM(FRAM)等。闪存通常被分为NOR型闪存和NAND型闪存。

在非易失性存储器的制造阶段，蚀刻工艺可能无法完全均匀，导致焊盘的高度变化。此外，杂质从焊盘扩散到沟道层导致结交叠差异。存储器串之间的焊盘高度差异和结交叠的差异导致操作效率低下。

发明内容

根据本公开的一方面，提供了一种半导体装置，该半导体装置包括存储块，存储块包括多个存储器串，其中，多个存储器串的每一个中的晶体管被调整为虚设晶体管和正常晶体管。

根据本公开的另一方面，提供了一种包括第一存储器串和第二存储器串的半导体装置，其中第一存储器串包括b个第一漏极侧虚设晶体管并且第二存储器串包括c个第二漏极侧虚设晶体管，并且其中，b和c是0或更大的不同的整数。

根据本公开的又一方面，提供了一种制造半导体装置的方法，该方法包括：形成层叠结构；形成贯穿层叠结构的开口；在开口中分别形成沟道层；并且在开口中形成连接到沟道层的焊盘，其中，基于焊盘的高度来调整虚设晶体管的数量。

附图说明

现在将在下文中参照附图更充分地描述示例实施方式。然而，示例实施方式可以以不同的形式体现，而不应被解释为限于本文所阐述的实施方式。相反，提供这些实施方式使得本公开将是全面的和完整的，并且将示例实施方式的范围充分传达给本领域技术人员。

在附图中，为了图示清楚，可能会夸大尺寸。将理解的是，当元件被称为在两个元件“之间”时，它能够是两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。相同的参考标号始终指代相同的元件。

图1是例示了根据本公开的一个实施方式的半导体装置的配置的框图。

图2A至图2F是例示了根据本公开的实施方式的半导体装置的存储器串的电路图。

图3是例示了根据本公开的一个实施方式的半导体装置的单元阵列的存储块的图。

图4是例示了根据本公开的一个实施方式的半导体装置的单元阵列的存储块的图。

图5A和图5B是例示了根据本公开的实施方式的半导体装置的结构的截面图。

图6是例示了根据本公开的一个实施方式的调整半导体装置的虚设晶体管的数量的方法的流程图。

图7A和图7B是例示了根据本公开的一个实施方式的调整半导体装置的虚设晶体管的数量的方法的截面图。

图8A至图8F是例示了根据本公开的一个实施方式的半导体装置的制造方法的截面图。

图9是例示了根据本公开的一个实施方式的存储器系统的配置的框图。