[发明专利]移位寄存器单元、栅极驱动方法、电路和显示装置

说明书

本发明提供一种移位寄存器单元、栅极驱动方法、电路和显示装置。移位寄存器单元包括存储电容、充电电路和放电电路；所述存储电容的第一极板与上拉节点电连接；所述充电电路与所述存储电容的第二极板电连接，用于在充电控制端提供的充电控制信号的控制下，通过充电电压信号对所述存储电容进行充电；所述放电电路与所述存储电容的第二极板电连接，用于在放电控制端提供的放电控制信号的控制下，对所述存储电容进行放电。本发明能够降低栅极驱动信号的下降时间。

技术领域

本发明涉及显示技术领域，尤其涉及一种移位寄存器单元、栅极驱动方法、电路和显示装置。

背景技术

在显示装置中，在理想状态下，栅极驱动信号为方波信号。在现有的栅极驱动电路中，输出晶体管用于根据第一时钟信号输出栅极驱动信号，并现有的移位寄存器单元都包含存储电容，存储电容的第一极板与所述输出晶体管的控制极电连接，存储电容的第二极板与所述输出晶体管的第一极电连接，当第一时钟信号为高电平并所述输出晶体管打开时，通过存储电容的自举作用，提升M3的控制极的电压，从而使得所述输出晶体管彻底打开，以输出栅极驱动信号。但是在输出栅极驱动信号时需要对存储电容进行充放电，会造成输出波形的阻容延迟，使得栅极驱动信号形成上升沿和下降沿，通常栅极驱动信号的下降时间为该栅极驱动信号的电压从0.9V0下降至0.1V0所花费的时间，其中，V0为在输出阶段所述栅极驱动信号的电压。

如图1A所示，标号为Ga的为栅极驱动信号，标号为Da的是数据信号，Tf为所述栅极驱动信号Ga的下降时间。Tf是重要的管控参数。Tf的大小直接影响了本行像素的关态速度，理想情况下在本行数据信号结束之后，栅极驱动信号需要立即进入关态电平。但是由于Tf的存在本行的栅极驱动信号并不能立即进入关态，而此时如果下一行的数据信号已经到达，则会引起本行的像素错充下一行的数据信号。为了解决避免错充的现象，需要将数据线输出的数据信号时序延迟于栅极驱动信号，这段延迟时间差称为GOE(Gate OutputEnable，栅极输出使能)时间；在图1A中，标号为Tgoe的为GOE时间。但是因为数据信号充电的时间包括了Tf，这样会造成像素的充电不足的问题。如果Tf时间过大会造成GOE时间的容差范围缩小，一旦工艺制成有波动，即可造成显示的异常，导致产品良率的降低。尤其是对于大尺寸、高频率、高分辨率的高端显示产品，由于每行栅线打开的时间减小并由于栅线长度较大从而在栅线的远端会形成较大的阻容延迟，Tf的大小具有更加重要的意义。

为了能够适应高端产品的需求，相关的移位寄存器单元是对输出晶体管的尺寸进行了改善，但其改善至极限后已经不能进一步的降低，并且工艺一旦出现波动，Tf极易增大并不能得到有效的控制。并且存储电容需要通过自举作用提高上拉节点的电位来控制输出晶体管彻底打开，其在结构中是必不可少的功能单元。在目前的移位寄存器单元中，存储电容的第一极板与输出晶体管的控制极电连接，存储电容的第二极板与输出晶体管的第一极电连接，因此输出晶体管在信号输出过程中需要额外对存储电容进行充放电，在第一时钟信号输入结束后，由于需要对存储电容和输出晶体管的寄生电容进行放电，因此形成了栅极驱动信号的阻容延迟，使得栅极驱动信号的下降时间长。

发明内容

本发明的主要目的在于提供一种移位寄存器单元、栅极驱动方法、电路和显示装置，解决现有技术中输出晶体管在信号输出过程中需要额外对存储电容进行充放电，从而形成了栅极驱动信号的阻容延迟，使得栅极驱动信号的下降时间长的问题。

为了达到上述目的，本发明提供了一种移位寄存器单元，包括存储电容、充电电路和放电电路；所述存储电容的第一极板与上拉节点电连接；

所述充电电路与所述存储电容的第二极板电连接，用于在充电控制端提供的充电控制信号的控制下，通过充电电压信号对所述存储电容进行充电；

所述放电电路与所述存储电容的第二极板电连接，用于在放电控制端提供的放电控制信号的控制下，对所述存储电容进行放电。

实施时，所述充电电路包括充电晶体管；