[发明专利]适用于FPGA的验证与确认的方法、系统、设备及介质在审
申请号: | 201910933304.6 | 申请日: | 2019-09-29 |
公开(公告)号: | CN110717305A | 公开(公告)日: | 2020-01-21 |
发明(设计)人: | 朱夕辉;何丽冰;李敬业;黄凯;时应盼 | 申请(专利权)人: | 国核自仪系统工程有限公司 |
主分类号: | G06F30/343 | 分类号: | G06F30/343;G06F30/392;G06F30/398 |
代理公司: | 31283 上海弼兴律师事务所 | 代理人: | 薛琦;张冉 |
地址: | 200241 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 可编程逻辑 验证 仿真测试平台 集散控制系统 硬件测试环境 测试阶段 概念阶段 可执行性 控制核心 设计阶段 生命周期 硬件测试 指标要求 综合布局 高安全 评估 布线 文档 发现 | ||
1.一种适用于FPGA的验证与确认的方法,包括以下步骤:
S1、执行概念阶段的任务;
S2、执行需求阶段的任务;
S3、执行设计阶段的任务;
S4、执行实现阶段的任务;
S5、执行测试阶段的任务;
其特征在于,
所述步骤S3中的任务包括:设计可编程逻辑仿真测试平台和设计可编程逻辑硬件测试环境;
所述设计可编程逻辑仿真测试平台包括生成FPGA仿真平台的技术方案的描述文件;
所述设计可编程逻辑硬件测试环境包括生成所述测试阶段使用的FPGA硬件测试的测试环境的设计方案;
所述步骤S4中的任务包括:评估可编程逻辑综合布局布线的结果和执行可编程逻辑硬件测试;
所述评估可编程逻辑综合布局布线的结果包括验证FPGA综合和布局布线的设计输入和输出的正确性;
所述执行可编程逻辑硬件测试包括确认FPGA在软件代码形态转化成硬件形态的功能一致性。
2.如权利求1所述的适用于FPGA的验证与确认的方法,其特征在于,
所述步骤S3中的任务还包括:生成可编程逻辑仿真测试计划;
所述生成可编程逻辑仿真测试计划包括生成可编程逻辑级仿真测试的方案,FPGA综合布局布线后的仿真方案以及可编程逻辑下装到FPGA芯片中的FPGA芯片级测试方案。
3.如权利求1所述的适用于FPGA的验证与确认的方法,其特征在于,
所述步骤S1中所包括的任务包括:
概念文档评估;
概念阶段关键性分析;
概念阶段系统需求分配分析;
概念阶段可追踪分析;
概念阶段危害分析;
概念阶段风险分析;
概念阶段信息安全分析;
所述步骤S2中所包括的任务包括:
可编程逻辑需求分析;
需求阶段关键性分析;
可编程逻辑需求接口分析;
需求阶段可追踪分析;
需求阶段危害分析;
需求阶段风险分析;
需求阶段信息安全分析;
生成可编程逻辑系统测试计划;
生成可编程逻辑验收测试计划。
4.如权利求1至3任一项所述的适用于FPGA的验证与确认的方法,其特征在于,
所述步骤S3中的任务还包括:
可编程逻辑设计分析;
设计阶段关键性分析;
可编程逻辑设计接口分析;
设计阶段可追踪分析;
设计阶段危害分析;
设计阶段风险分析;
设计阶段信息安全分析;
设计可编程逻辑系统测试;
设计可编程逻辑验收测试;
所述步骤S4中的任务还包括:
评估可编程逻辑代码;
实现阶段关键性分析;
可编程逻辑实现接口分析;
实现阶段可追踪分析;
实现阶段危害分析;
实现阶段风险分析;
实现阶段信息安全分析;
生成可编程逻辑仿真测试用例;
生成可编程逻辑仿真测试规程;
执行可编程逻辑仿真测试;
生成可编程逻辑系统测试用例;
生成可编程逻辑系统测试规程;
生成可编程逻辑验收测试用例;
生成可编程逻辑验收测试规程;
所述步骤S5中的任务包括:
实现阶段可追踪分析;
实现阶段危害分析;
实现阶段风险分析;
实现阶段信息安全分析;
执行可编程逻辑系统测试;
执行可编程逻辑验收测试。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国核自仪系统工程有限公司,未经国核自仪系统工程有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910933304.6/1.html,转载请声明来源钻瓜专利网。