[发明专利]优化装置和控制优化装置的方法

权利要求书

1.一种优化装置，包括：

以环形连接的M级运算处理电路，其中M是2或者大于2的整数，

其中，所述M级运算处理电路的每级运算处理电路包括：

确定电路，其基于Ising模型的信息针对第一位中每个第一位确定是否允许更新，所述第一位的数量是通过将与所述Ising模型的所有自旋相对应的第二位的数量除以M获得的，所述Ising模型是通过转换优化问题获得的；

第一选择电路，其基于所述确定电路的确定结果从被允许更新的更新许可位中选择一个更新候选位，并输出所述一个更新候选位的识别信息；

计数电路，其计数所述更新许可位的数量；以及

状态更新电路，其基于从所述M级运算处理电路的最后级运算处理电路提供至所述M级运算处理电路的最前级运算处理电路的识别信息来更新所述第二位中任何一个第二位的值，

其中，所述M级运算处理电路中除所述最前级运算处理电路之外的每级运算处理电路包括：

第二选择电路，其以第一概率选择从所述第一选择电路输出的第一识别信息，所述第一概率是通过将所述更新许可位的数量除以所述更新许可位的数量与从前级运算处理电路提供的更新许可位的数量的累计值之和获得的；并且以第二概率选择从所述前级运算处理电路提供的第二识别信息，所述第二概率是通过从1中减去所述第一概率获得的，

其中，所述最后级运算处理电路的所述第二选择电路向所述最前级运算处理电路提供所选择的识别信息，

其中，除所述最后级运算处理电路的所述第二选择电路之外的每个第二选择电路向后级运算处理电路提供所选择的识别信息。

2.根据权利要求1所述的优化装置，其中，

所述M级运算处理电路经由第一总线连接至控制所述M级运算处理电路的控制装置，并且所述M级运算处理电路通过通信速度高于所述第一总线的通信速度的第二总线以环形连接，并且

所述M级运算处理电路使用所述第二总线发送和接收所选择的识别信息。

3.根据权利要求1或2所述的优化装置，其中，

所述第一选择电路包括：

随机数生成电路，其生成随机数值；

选择信号生成电路，其基于所述随机数值和所述更新许可位的数量生成用于选择所述更新许可位中之一的选择信号；以及

数据选择电路，其基于所述选择信号输出所述一个更新候选位的识别信息。

4.根据权利要求1或2所述的优化装置，其中，

所述第二选择电路包括：

选择信号生成电路，其生成用于以所述第一概率选择所述第一识别信息的选择信号；以及

数据选择电路，其基于所述选择信号输出所选择的识别信息。

5.一种控制优化装置的方法，所述方法包括：

由确定电路基于Ising模型的信息针对第一位中每个第一位确定是否允许更新，所述第一位的数量是通过将与所述Ising模型的所有自旋相对应的第二位的数量除以M获得的，所述Ising模型是通过转换优化问题获得的，所述确定电路被包括在以环形连接的M级运算处理电路的每级运算处理电路中，所述M级运算处理电路被包括在所述优化装置中；

由第一选择电路基于所述确定电路的确定结果从被允许更新的更新许可位中选择一个更新候选位，所述第一选择电路被包括在所述M级运算处理电路的每级运算处理电路中；

由所述第一选择电路输出所述一个更新候选位的识别信息；

由计数电路计数所述更新许可位的数量，所述计数电路被包括在所述M级运算处理电路的每级运算处理电路中；

由状态更新电路基于从所述M级运算处理电路的最后级运算处理电路提供至所述M级运算处理电路的最前级运算处理电路的识别信息来更新所述第二位中任何一个第二位的值，所述状态更新电路被包括在所述M级运算处理电路的每级运算处理电路中；

由第二选择电路以第一概率选择从所述第一选择电路输出的第一识别信息，所述第一概率是通过将所述更新许可位的数量除以所述更新许可位的数量与从前级运算处理电路提供的更新许可位的数量的累计值之和获得的，所述第二选择电路被包括在所述M级运算处理电路中除所述最前级运算处理电路之外的每级运算处理电路中；

由所述第二选择电路以第二概率选择从所述前级运算处理电路提供的第二识别信息，所述第二概率是通过从1中减去所述第一概率获得的；

由所述最后级运算处理电路的所述第二选择电路向所述最前级运算处理电路提供所选择的识别信息；以及

由除所述最后级运算处理电路的所述第二选择电路之外的每个第二选择电路向后级运算处理电路提供所选择的识别信息。