[发明专利]一种由低速物理随机数产生高速物理随机数的方法及装置

权利要求书

1.一种由低速物理随机数产生高速物理随机数的装置，其特征在于，包括时钟模块、低速并行随机数阵列模块、吉比特收发器模块；所述低速并行随机数阵列模块为并行的多个低速物理随机数发生器，所述的多个低速物理随机数发生器形成随机数发生器阵列，所述随机数发生器阵列能够产生低速并行物理随机数；所述随机数发生器阵列与所述的吉比特收发器相连接，通过所述的吉比特收发器将所述的低速并行物理随机数串行化输出高速、实时物理随机数；所述时钟模块使用差分时钟作为主时钟，通过吉比特收发器所产生的时钟信号用以随机数模块所有D触发器的工作时钟及吉比特收发器的数据发送时钟；

所述的低速物理随机数发生器是利用基本数字逻辑器件构造，所述低速物理随机数发生器通过1个二输入异或非门、N-1个二输入异或门、N+1个三输入异或门和N个D触发器实现；N个二输入异或门的输出分别级联到相邻异或门的输入上，混沌模拟信号经异或门的输出节点输出；N+1个三输入异或门的一个输入连接在相应二输入异或门的输出上，其另外两个输入信号分别连接到相邻三输入异或门经D触发器的输出上，任选三路D触发器输出的信号经1个三输入异或门输出为具有良好统计特性的物理随机数，其中N为3的倍数，且N≥9。

2.根据权利要求1所述的一种由低速物理随机数产生高速物理随机数的装置，其特征在于，所述的低速物理随机数发生器共64个，共同构造低速并行随机数发生器阵列。

3.根据权利要求1所述的一种由低速物理随机数产生高速物理随机数的装置，其特征在于，所述的随机数发生器阵列和吉比特收发器集成于FPGA中，高速实时物理随机数通过吉比特收发器的一对差分输出口输出。

4.基于权利要求1所述装置的一种由低速物理随机数产生高速物理随机数的方法，其特征在于，具体包括以下步骤：并行多个低速随机数发生器，构成随机数阵列模块，该阵列模块输出频率为0-500MHz的并行物理随机数；然后使用吉比特收发器，将低带宽并行的数据转换为高带宽串行数据输出。

5.根据权利要求4所述的一种由低速物理随机数产生高速物理随机数的方法，其特征在于，并行64个速率为1bit/156.25MHz的低速随机数发生器构成随机数阵列模块。

6.根据权利要求5所述的一种由低速物理随机数产生高速物理随机数的方法，其特征在于，所述的随机数阵列模块输出频率为156.25MHz、位宽为64bit的并行物理随机数，64bit的并行物理随机数最终通过吉比特收发器输出为10Gbps的高速、实时物理随机数。

7.根据权利要求4所述的一种由低速物理随机数产生高速物理随机数的方法，其特征在于，所述的随机数发生器阵列和吉比特收发器集成于FPGA中，高速实时物理随机数通过吉比特收发器的一对差分输出口输出。