[发明专利]三维存储器及其制造方法

说明书

本发明涉及一种三维存储器及其制造方法。该方法包括以下步骤：提供半导体结构，包括第一堆栈以及位于第一堆栈上的堆栈中间层和硬掩模层，且半导体结构具有垂直贯穿的第一沟道孔；在半导体结构表面和第一沟道孔内覆盖牺牲层；去除半导体结构表面的牺牲层，并去除第一沟道孔侧壁的部分牺牲层，使第一沟道孔侧壁的牺牲层顶部具有第一倒台形轮廓，第一倒台形轮廓从牺牲层顶部之下的垂直侧壁倾斜地延伸到堆栈中间层侧壁所在垂直面；以及按照预设的刻蚀比来刻蚀第一沟道孔处的硬掩模层、堆栈中间层和牺牲层的第一倒台形轮廓，形成第二倒台形轮廓，第二倒台形轮廓从牺牲层侧壁倾斜地延伸到堆栈中间层侧壁。

技术领域

本发明主要涉及半导体制造方法，尤其是涉及一种三维存储器及其制造方法。

背景技术

为了克服二维存储器件的限制，业界已经研发了具有三维(3D)结构的存储器件，通过将存储器单元三维地布置在衬底之上来提高集成密度。

在例如3D NAND闪存的三维存储器件中，存储阵列可包括具有垂直沟道结构的核心(core)区。垂直沟道结构形成于垂直贯穿三维存储器件的堆叠层(stack)的沟道孔中。通常通过单次刻蚀来形成堆叠层的沟道孔。但是为了提高存储密度和容量，三维存储器的层数(tier)继续增大，例如从64层增长到96层、128层或更多层。在这种趋势下，单次刻蚀的方法在处理成本上越来越高，在处理能力上越来越没有效率。

一些改进的方法尝试将堆叠层分为多个相互堆叠的堆栈(deck)。在形成一个堆栈后，先刻蚀沟道孔，然后继续堆叠堆栈。沟道孔内的垂直沟道结构可使用SCF(SingleChannel Formation)的方法形成。这种方法为了缓解上、下沟道孔对准不良的问题，会将下沟道孔的顶部展宽(Enlarge)。然而在实现展宽的刻蚀过程中，会对下部沟道孔顶部侧壁造成损伤。

发明内容

本发明提供一种三维存储器及其制造方法，可以在展宽沟道孔顶部的同时降低对侧壁造成的损失。

本发明为解决上述技术问题而采用的技术方案是一种三维存储器的制造方法，包括以下步骤：提供半导体结构，所述半导体结构包括第一堆栈以及位于所述第一堆栈上的堆栈中间层和硬掩模层，所述第一堆栈包括交替堆叠的第一材料层和第二材料层，且所述半导体结构具有垂直贯穿的第一沟道孔；在所述半导体结构表面和所述第一沟道孔内覆盖牺牲层；去除所述半导体结构表面的牺牲层，并去除所述第一沟道孔侧壁的部分牺牲层，使所述第一沟道孔侧壁的牺牲层顶部具有第一倒台形轮廓，所述第一倒台形轮廓从所述牺牲层顶部之下的垂直侧壁倾斜地延伸到所述堆栈中间层侧壁所在垂直面；以及按照预设的刻蚀比来刻蚀所述第一沟道孔处的硬掩模层、堆栈中间层和所述牺牲层的第一倒台形轮廓，形成第二倒台形轮廓，所述第二倒台形轮廓从所述牺牲层侧壁倾斜地延伸到所述堆栈中间层侧壁。

在本发明的一实施例中，所述第二倒台形轮廓具有预设的倾斜度。

在本发明的一实施例中，所述第一倒台形轮廓的上端位于所述堆栈中间层侧壁上端。

在本发明的一实施例中，所述硬掩模层、堆栈中间层和所述牺牲层的预设的刻蚀比为N:O:P，其中N≥1，O在1-2之间，P在1-4之间。

在本发明的一实施例中，按照预设的刻蚀比来刻蚀所述第一沟道孔处的硬掩模层、堆栈中间层和所述牺牲层的第一倒台形轮廓前，所述硬掩模层的厚度为C，所述堆栈中间层向内刻蚀的最大深度为B，所述牺牲层顶部之下的厚度为A，其中根据A、B和C的相对关系选择所述刻蚀比。

在本发明的一实施例中，所述按照预设的刻蚀比来刻蚀所述第一沟道孔处的硬掩模层、堆栈中间层和所述牺牲层的第一倒台形轮廓的步骤，是使用气体刻蚀。

在本发明的一实施例中，所述气体刻蚀使用包含CF₄和O₂的气体，在2000-2500W的功率、300-600mTorr的气压和温度150±5℃的条件下进行，其中所述硬掩模层的材料是氮化硅，所述堆栈中间层的材料是氧化硅，所述牺牲层的材料是多晶硅。