[发明专利]一种CRC并行编解码方法及基于其的编解码器

权利要求书

1.一种CRC并行编码方法，其特征在于，包括：

确定编码器的单次编码位数M；

确定待编码数据，所述待编码数据共有N段，每段为一个M比特数据；

将各段所述M比特数据依次输入至编码器，且每段所述M比特数据均为通过并行输入的方式输入至编码器；

在编码器中，各段所述M比特数据结合一CRC的生成多项式进行矩阵运算，得到与各段所述M比特数据对应的第一CRC结果；

将所述第一CRC结果对应的附加在各段所述M比特数据后即为各段所述M比特数据对应的编码结果；

其中，每段所述M比特数据通过并行输入的方式输入至编码器包括：

所述第一CRC结果的计算路径中，最多有p个比特位参与计算时，其路径延迟为也是整个计算的关键路径，所述第一CRC结果的计算路径中，最少有q个比特位参与计算时，其路径延迟为得到所述M比特数据输入至编码器中进行所述计算的最大延迟差为其中，M≥p≥q≥1，Δ_xor为两输入异或单元的延迟，所述计算路径中的计算为所述矩阵运算；

所述第一CRC结果的计算路径中，具有少于p个比特位参与计算时，在该计算路径上增加延迟单元以减小所述最大延迟差，使得：

2.根据权利要求1所述的CRC并行编码方法，其特征在于，所述矩阵运算为：

C_M＝C₀*A^M+u_M*[bA^M-1；bA^M-2；…；bA；b]，

其中，

b＝[g_r-1 g_r-2…g₁ g₀]，{g_r-1，g_r-2，…g₀}为所述生成多项式的系数，r为校验位宽，u_M＝[u_M-1，u_M-2，…，u₁，u₀]，表示M比特数据，C_M为所述M比特数据并行输入编码器得到的第一CRC结果，C₀为编码器中的寄存器初值。

3.根据权利要求1所述的CRC并行编码方法，其特征在于，所述将各段所述M比特数据依次输入至编码器包括：

在第一个设定的时钟周期下，将所述待编码数据的第一段M比特数据输入至编码器；

在第N个设定的时钟周期下，将所述待编码数据的第N段M比特数据输入至编码器；

其中，每两个所述设定的时钟周期间的时间差大于M比特数据的所述最大延迟差。

4.一种CRC并行解码方法，其特征在于，包括：

由编码器得到的各个待编码数据的编码结果均为待解码数据；

将各个所述待解码数据依次输入至解码器，且各个所述待解码数据通过并行输入的方式输入至解码器；

在解码器中，各个所述待解码数据结合一CRC的生成多项式进行矩阵运算，得到各个所述待解码数据对应的第二CRC结果；

所述第二CRC结果为0时，对应的数据传输正确；

所述第二CRC结果不为0时，对应的数据传输错误；

其中，各个所述待解码数据通过并行输入的方式输入至解码器包括：

所述第二CRC结果的计算路径中，具有最多p′个比特位参与计算时，其路径延迟为也是整个运算的关键路径，所述第二CRC结果的计算路径中，具有最少q′个比特位参与计算时，其路径延迟为得到所述待解码数据输入至解码器中进行所述计算的最大延迟差为其中，M′≥p′≥q′≥1，Δ_xor为两输入异或单元的延迟，所述计算路径中的计算为所述矩阵运算；

所述第二CRC结果的计算路径中，具有少于p′个比特位参与计算时，在该计算路径上增加延迟单元以减小所述最大延迟差，使得：