[发明专利]具有SiC半导体本体的半导体器件和制造半导体器件的方法

说明书

本发明涉及具有SiC半导体本体的半导体器件和制造半导体器件的方法。本发明提供一种碳化硅衬底（700），其中碳化硅衬底（700）具有沟槽（750），该沟槽（750）从碳化硅衬底（700）的主表面（701）延伸到碳化硅衬底（700）中并且在沟槽底部（751）具有沟槽宽度（wg）。在碳化硅衬底（700）中构造屏蔽区（140），其中屏蔽区（140）沿着沟槽底部（751）延伸。在至少一个大致平行于沟槽底部（751）延伸的掺杂剂平面（105）中，屏蔽区（140）中在横向第一宽度（w1）上的掺杂剂浓度与掺杂剂浓度的最大值的偏差不超过10％。第一宽度（w1）小于沟槽宽度（wg）并且是沟槽宽度（wg）的至少30％。

技术领域

本发明涉及具有SiC半导体本体的半导体器件、特别是具有低导通电阻和高抗压强度的半导体开关以及用于制造半导体器件的方法。

背景技术

功率半导体器件在高抗压强度下承载相对高的负载电流。在垂直结构的功率半导体器件中，负载电流在半导体本体的两个彼此相对的主表面之间流动，其中电流承载能力可以通过半导体本体的水平范围和在半导体本体中构造的漂移区的垂直范围上的耐压强度来进行调节。在功率半导体开关、如MOSFET（金属氧化物半导体场效应晶体管）和IGBT（绝缘栅双极型晶体管）中，栅电极通过栅极电介质电容式耦合到体区并且例如通过在体区中暂时形成的反型沟道来开关负载电流。在由具有固有高击穿场强的材料、诸如碳化硅（SiC）构成的半导体本体中，栅极电介质在截止情况下遭受强电场，使得可以规定栅极电介质的击穿强度，可以通过漂移区的垂直范围来调节半导体开关的耐压强度直至该击穿强度的电压。

通常力求的是在不牺牲导通电阻的情况下进一步改善半导体器件的击穿强度。

发明内容

本公开内容涉及一种用于制造半导体器件的方法。提供碳化硅衬底，其中该碳化硅衬底具有从碳化硅衬底的主表面延伸到碳化硅衬底中并且在沟槽底部具有沟槽宽度的沟槽。在碳化硅衬底中，构造屏蔽区，其中屏蔽区沿沟槽底部延伸。在至少一个大致平行于沟槽底部延伸的掺杂剂平面内，屏蔽区内在横向第一宽度上的掺杂剂浓度与该掺杂剂平面内的屏蔽区内的掺杂剂浓度的最大值的偏差不超过10％。第一宽度小于沟槽宽度，并且是沟槽宽度的至少30％。

本公开内容还涉及可以包括SiC半导体本体和栅电极结构的半导体器件。栅电极结构可以从SiC半导体本体的第一表面延伸到SiC半导体本体中，并且可以具有导电连接结构。在底部，栅电极结构具有结构宽度。在SiC半导体本体中，可以沿着底部构造屏蔽区。导电连接结构和屏蔽区可以形成接触。屏蔽区可以具有第一宽度的中央区段。在至少一个近似平行于底部延伸的掺杂剂平面内，屏蔽区的中央区段内的掺杂剂浓度与该掺杂剂平面内的屏蔽区中的掺杂剂浓度的最大值的偏差不超过10％。屏蔽区的中央区段具有第一宽度，该第一宽度小于结构宽度并且是结构宽度的至少30％。

本领域技术人员根据以下详细描述和附图得出所公开的主题的其他特征和优点。

附图说明

附图促成了对半导体器件的实施例和用于制造半导体器件的方法的实施例地更深入的理解，这些附图一并包括在本公开内容内并构成本公开内容的一部分。附图仅示出了实施例，并且与说明书一起解释实施例的原理。这里描述的半导体器件和这里描述的方法因此不限于这些实施例的描述。通过理解以下详细描述以及下面描述的实施例的组合，即使这些组合没有明确描述，也得出其他实施例和预期优点。附图中所示的元件和结构不一定彼此严格按比例示出。相同的附图标记表示相同或彼此相应的元件和结构。

图1是用于示出根据一个实施例的用于制造半导体器件的方法的简化示意流程图。

图2A-2D示意性示出了碳化硅衬底的垂直横截面图和掺杂剂平面中的屏蔽区的横向掺杂剂分布，以示出根据一种实施方式的用于制造SiC半导体器件的方法。