[发明专利]控制方法、控制系统及半导体制造设备

说明书

本发明涉及一种控制方法、控制系统以及半导体制造设备，控制方法包括：提供晶圆承载盘，晶圆承载盘内具有静电产生电路，静电产生电路包括第一端口和第二端口；提供第一直流电源以及第二直流电源，第一直流电源连接第一端口，第二直流电源连接第二端口；控制第一直流电源向第一端口提供第一电压，第二直流电源向第二端口提供第二电压，第二电压与第一电压的正负相反且绝对值相等，以使晶圆承载盘产生静电；控制第一直流电源向第一端口提供的电压的绝对值由第一电压的绝对值逐渐减小至零，第二直流电源向第二端口提供的电压的绝对值由第二电压的绝对值逐渐减小至零。本发明改善半导体制造过程中等离子泄露现象，降低晶圆缺陷，提高半导体产品良率。

技术领域

本发明涉及半导体技术领域，特别涉及一种控制方法、控制系统及半导体制造设备。

背景技术

在半导体制造工艺中，半导体薄膜沉积工艺是关键的生产技术。在半导体薄膜沉积工艺中，需要使用晶圆承载盘(E-Chuck)产生静电吸附晶圆(wafer)，并在E-chuck表面通气体对wafer表面进行冷却，有效提高wafer表面的热均匀性。

在生产中，上述吸附并冷却晶圆的制程通常为连续制程，这就需要E-Chuck不断通断电源来切换正负电荷。在此过程中，E-Chuck所接电源断开，E-Chuck内部电路会对晶圆制程腔室中的磁场或电场产生影响，发生等离子泄露，等离子吸附在晶圆制程腔室侧壁，导致晶圆制程腔室侧壁发生剥离，落在wafer表面，进而导致半导体薄膜沉积制程中薄膜表面含有缺陷颗粒，增加wafer缺陷，降低半导体产品良率。

为此，亟需一种控制方法，改善wafer制程中等离子泄露问题，降低wafer缺陷，提高半导体产品良率。

发明内容

本发明解决的技术问题为如何有效改善晶圆制程中等离子泄露问题。

为解决上述技术问题，本发明实施例提供一种控制方法，包括：提供晶圆承载盘，所述晶圆承载盘内具有静电产生电路，所述静电产生电路包括第一端口和第二端口；提供第一直流电源以及所述第二直流电源，所述第一直流电源连接所述第一端口，所述第二直流电源连接所述第二端口；控制所述第一直流电源向所述第一端口提供第一电压，所述第二直流电源向所述第二端口提供第二电压，所述第二电压与所述第一电压的正负相反且绝对值相等，以使所述晶圆承载盘产生静电；控制所述第一直流电源向所述第一端口提供的电压的绝对值由所述第一电压的绝对值逐渐减小至零，所述第二直流电源向所述第二端口提供的电压的绝对值由所述第二电压的绝对值逐渐减小至零。

在其中一个实施例中，所述第一直流电源向所述第一端口提供的电压为零，所述第二直流电源向所述第二端口提供的电压为零之后，还包括：检测所述第一端口和所述第二端口的电位差值；当所述第一端口和所述第二端口的电位差值的绝对值等于预设容忍电压范围的最大边界值时，控制所述第一端口与所述第一直流电源断开连接，所述第二端口与所述第二直流电源断开连接，且控制所述第一端口通过导线接地，控制第二端口通过导线接地。在晶圆承载盘内静电产生电路的第一端口和第二端口的电位差达到预设容忍电压值时，将第一端口与第一直流电源断开，第二端口与第二直流电源断开，并将第一端口和第二端口均接在预设电阻的第一端口。如此，第一端口和第二端口的电位差值变为零，可防止静电产生电路内产生的回流电压的绝对值超过预设容忍电压值绝对值，导致静电产生电路激发电场影响晶圆制程腔室内磁场的稳定。

在其中一个实施例中，所述第一直流电源向所述第一端口提供的电压为零，所述第二直流电源向所述第二端口提供的电压为零之后，还包括：自所述第一直流电源向所述第一端口提供的电压为零且所述第二直流电源向所述第二端口提供的电压为零开始，经过预设时间节点后，控制所述第一端口通过导线接地，控制所述第二端口通过导线接地。