[发明专利]半导体存储器、半导体结构及其制造方法在审
| 申请号： | 201910955273.4 | 申请日： | 2019-10-09 |
| 公开（公告）号： | CN112652622A | 公开（公告）日： | 2021-04-13 |
| 发明（设计）人： | 李宁;江文涌 | 申请（专利权）人： | 长鑫存储技术有限公司 |
| 主分类号： | H01L27/108 | 分类号： | H01L27/108;H01L21/8242 |
| 代理公司： | 北京律智知识产权代理有限公司 11438 | 代理人： | 王辉;阚梓瑄 |
| 地址： | 230000 安徽省合肥市*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 存储器 结构 及其 制造 方法 | ||
1.一种半导体结构，其特征在于，包括：
衬底；
隔离结构，形成于所述衬底中，并在所述衬底中界定出多个有源区；
字线沟槽，形成于所述衬底与所述隔离结构上；以及
字线，设于所述字线沟槽中，所述字线穿过所述有源区及所述隔离结构；其中，
在所述字线沟槽的深度方向上，位于所述有源区上的所述字线的高度大于至少部分位于所述隔离结构上的所述字线的高度。
2.根据权利要求1所述的半导体结构，其特征在于，位于所述有源区上的所述字线沟槽的深度大于至少部分位于所述隔离结构上的所述字线沟槽的深度。
3.根据权利要求2所述的半导体结构，其特征在于，所述隔离结构上的所述字线沟槽的深度小于所述有源区上的所述字线沟槽的深度的区域的高度为28nm～32nm。
4.根据权利要求1所述的半导体结构，其特征在于，在所述字线沟槽的宽度方向上，位于所述隔离结构上的所述字线的宽度大于位于所述有源区上的所述字线的宽度。
5.根据权利要求4所述的半导体结构，其特征在于，在所述字线沟槽的宽度方向上，位于所述隔离结构上的所述字线的宽度为20nm～35nm。
6.根据权利要求1所述的半导体结构，其特征在于，至少一个所述有源区设有两条所述字线穿过。
7.一种半导体结构的制造方法，其特征在于，包括：
提供一衬底；
在所述衬底中形成隔离结构，所述隔离结构在所述衬底中界定出多个有源区；
在所述衬底与所述隔离结构上形成字线沟槽；
在所述字线沟槽中形成穿过所述有源区及所述隔离结构的字线，在所述字线沟槽的深度方向上，使位于所述有源区上的所述字线的高度大于至少部分位于所述隔离结构上的所述字线的高度。
8.根据权利要求7所述的制造方法，其特征在于，在所述衬底与所述隔离结构上形成字线沟槽，包括：
对所述有源区进行刻蚀，形成第一预设深度的第一沟槽；
对所述隔离结构进行刻蚀，至少部分区域形成第二预设深度的第二沟槽，所述第一沟槽与所述第二沟槽连通形成所述字线沟槽，所述第一预设深度大于所述第二预设深度。
9.根据权利要求8所述的制造方法，其特征在于，对所述隔离结构进行刻蚀，包括：
采用各向同性刻蚀对所述隔离结构进行刻蚀；
采用各向异性刻蚀将所述隔离结构刻蚀至所述第二预设深度，形成所述第二沟槽。
10.根据权利要求7所述的制造方法，其特征在于，在所述字线沟槽中形成穿过所述有源区及所述隔离结构的字线，包括：
在所述字线沟槽的内壁上形成栅极氧化层；
在所述字线沟槽内形成所述字线。
11.一种半导体存储器，其特征在于，包括权利要求1～6任一项所述的半导体结构。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司，未经长鑫存储技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910955273.4/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
