[发明专利]半导体器件及其形成方法有效

专利信息
申请号: 201910956791.8 申请日: 2019-10-10
公开(公告)号: CN111128884B 公开(公告)日: 2022-08-09
发明(设计)人: 陈俊翰;吴以雯;李振铭;杨复凯;王美匀;柯忠廷;李志鸿;徐志安 申请(专利权)人: 台湾积体电路制造股份有限公司
主分类号: H01L21/8234 分类号: H01L21/8234;H01L27/088
代理公司: 北京德恒律治知识产权代理有限公司 11409 代理人: 章社杲;李伟
地址: 中国台*** 国省代码: 台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 半导体器件 及其 形成 方法
【说明书】:

在实施例中,一种方法包括:形成差分接触蚀刻停止层(CESL),具有源极/漏极区域上方的第一部分和沿栅堆叠件的第二部分,源极/漏极区域在衬底中,栅极堆叠件在靠近源极/漏极区域的衬底上方,第一部分的第一厚度大于第二部分的第二厚度;在差分CESL上方沉积第一层间电介质(ILD);在第一ILD中形成源极/漏极接触开口;沿源极/漏极接触开口的侧壁形成接触间隔件;在形成接触间隔件后,使源极/漏极接触开口延伸穿过差分CESL;和在延伸的源极/漏极接触开口中形成第一源极/漏极接触件,第一源极/漏极接触件物理和电耦合源极/漏极区域,接触间隔件将第一源极/漏极接触件与第一ILD物理地分隔开。本发明的实施例还涉及半导体器件及其形成方法。

技术领域

本发明的实施例涉及半导体器件及其形成方法。

背景技术

半导体器件用于各个电子应用,诸如个人计算机、手机、数码相机和其他电子设备。通常通过在半导体衬底上方顺序沉积绝缘或介电层、导电层和半导体材料层,以及使用光刻图案化各个材料层以在材料层上形成电路组件和元件来制造半导体器件。

半导体工业通过不断减小最小部件尺寸继续改进各个电子组件(例如,晶体管、二极管、电阻器、电容器等)的集成密度,这允许将更多组件集成到给定区域中。然而,随着最小部件尺寸的减小,出现了应该解决的其他问题。

发明内容

本发明的实施例提供了一种形成半导体器件的方法,包括:形成差分接触蚀刻停止层(CESL),所述差分接触蚀刻停止层具有位于源极/漏极区域上方的第一部分和沿着栅堆叠件的第二部分,所述源极/漏极区域位于衬底中,所述栅极堆叠件位于靠近所述源极/漏极区域的所述衬底上方,所述第一部分的第一厚度大于所述第二部分的第二厚度,形成所述差分接触蚀刻停止层包括实施定向等离子体活化;在所述差分接触蚀刻停止层上方沉积第一层间电介质(ILD);在所述第一层间电介质中形成源极/漏极接触开口;沿着所述源极/漏极接触开口的侧壁形成接触间隔件;在形成所述接触间隔件之后,使所述源极/漏极接触开口延伸穿过所述差分接触蚀刻停止层;以及在延伸的源极/漏极接触开口中形成第一源极/漏极接触件,所述第一源极/漏极接触件物理地和电耦合所述源极/漏极区域,所述接触间隔件将所述第一源极/漏极接触件与所述第一层间电介质物理地分隔开。

本发明的另一实施例提供了一种形成半导体器件的方法,包括:在衬底上方形成栅极间隔件;在与所述栅极间隔件相邻的所述衬底中形成源极/漏极区域;利用等离子体增强原子层沉积工艺沿着所述栅极间隔件的侧壁和在所述源极/漏极区域上方沉积差分接触蚀刻停止层(CESL),所述等离子体增强原子层沉积工艺在所述源极/漏极区域上方具有第一沉积速率并且沿着所述栅极间隔件的侧壁具有第二沉积速率,所述第一沉积速率大于所述第二沉积速率;在所述差分接触蚀刻停止层上方沉积第一层间电介质(ILD);在所述第一层间电介质中蚀刻源极/漏极接触开口,所述源极/漏极接触开口在所述差分接触蚀刻停止层处停止;沿着所述源极/漏极接触开口的侧壁形成接触间隔件;以及在形成所述接触间隔件之后,穿过所述差分接触蚀刻停止层形成第一源极/漏极接触件,以物理地耦合所述源极/漏极区域。

本发明的又一实施例提供了一种半导体器件,包括:第一鳍,从衬底延伸;源极/漏极区域,位于所述第一鳍中;栅极堆叠件,与所述源极/漏极区域相邻并且位于所述第一鳍上方;差分接触蚀刻停止层(CESL),具有沿着所述栅极堆叠件的第一部分和位于所述源极/漏极区域上方的第二部分,所述第一部分的第一厚度小于所述第二部分的第二厚度;第一层间电介质(ILD),位于所述差分接触蚀刻停止层上方;接触间隔件,延伸穿过所述第一层间电介质并且仅部分地穿过所述差分接触蚀刻停止层;以及源极/漏极接触件,延伸穿过所述第一层间电介质并且完全穿过所述差分接触蚀刻停止层。

附图说明

当结合附图进行阅读时,从以下详细描述可最佳理解本发明的各个方面。应该强调,根据工业中的标准实践,各个部件未按比例绘制并且仅用于说明的目的。实际上,为了清楚的讨论,各个部件的尺寸可以任意地增大或减小。

图1示出了根据一些实施例的三维视图中的FinFET的示例。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201910956791.8/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top