[发明专利]半导体结构及其制备方法

说明书

本公开提供一种半导体结构及其制备方法。该半导体结构包括一半导体基底、一气隙区、一覆盖层以及一绝缘层。该气隙区配置在该半导体基底中。该覆盖层配置在该气隙区上。该绝缘层配置在该半导体基底上，且部分地环绕该覆盖层。

技术领域

本公开主张2018/12/27申请的美国临时申请案第62/785,397号及2019/03/25申请的美国正式申请案第16/363,374号的优先权及益处，该美国临时申请案及该美国正式申请案的内容以全文引用的方式并入本文中。

本公开涉及一种半导体结构及其制备方法。特别涉及一种具有气隙区的半导体结构及其制备方法。

背景技术

二维的方式已应用在传统的集成电路构装(IC integration)上。新款集成电路封装可满足消费者市场的需求，例如增加功能性以及具有缩小尺寸与降低成本的优势，而对于新款集成电路封装的持续需求已驱使半导体产业进行发展更创新的封装技术，如使用垂直的三维集成电路构装(vertical,three-dimensional integration)。

三维封装技术的一般优点，包括尺寸架构微型化(form factorminiaturization)(即缩小尺寸与减少重量)、在一单一封装中构装异质技术(heterogeneous technologies)、以短且垂直互连(interconnects)取代冗长的二维互连，以及降低耗电。

一般来说，一个三维封装半导体装置包括介电材料，其形成在相邻导电结构之间。当半导体装置的构装(积集，integration)程度增加时，在到电结构之间的距离就变得更小。因此，会增加寄生电容(parasitic capacitance)。而寄生电容的增加会降低半导体装置的效能。

上文的“现有技术”说明仅提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。

发明内容

本公开的一实施例提供一种半导体结构。该半导体结构包括一半导体基底、一气隙区、一覆盖层以及一绝缘层。该气隙区配置在该半导体基底中。该覆盖层配置在该气隙区上。该绝缘层配置在该半导体基底中，且部分地环绕该覆盖层。

在本公开的一些实施例中，该气隙区具有一直径，该直径朝远离该覆盖层的方向递减。

在本公开的一些实施例中，该覆盖层的一部分接触该半导体基底。

在本公开的一些实施例中，该半导体基底界定有一底部、一上部以及一中间部，该覆盖层配置在该上部上，该中间部夹置在该底部与该上部之间，以及该气隙区的一顶边界高于在上部与该中间部的接合面，而该顶边界是位在该覆盖层未接触该半导体基底处。

在本公开的一些实施例中，该绝缘层是从该覆盖层的相对两侧连接该覆盖层。

在本公开的一些实施例中，该绝缘层从平面视图来看，具有一均匀厚度。

在本公开的一些实施例中，该覆盖层包括一周表面，且该周表面与该绝缘层相接合的一部分的一面积，大致地大于该周表面与该半导体基底相接合的一部分的一面积。

在本公开的另一实施例中提供一种半导体结构的制备方法。该制备方法的步骤包括：提供一半导体基底；在该半导体基底中形成一阶层开口；在该阶层开口沉积一牺牲材料，其中该半导体基底的一部分穿经该牺牲材料而暴露；在该牺牲材料与该半导体基底上沉积一覆盖层；移除该牺牲材料；以及沉积一绝缘层以部分地填满该阶层开口。

在本公开的一些实施例中，该阶层开口的形成还包括：执行一第一蚀刻工艺，以在该半导体基底中形成一初始开口；以及执行一第二蚀刻工艺，以移除该半导体基底的一部分，该部分连接一前表面并环绕该初始开口。