[发明专利]半导体器件及其制造方法

说明书

本发明提供了一种半导体器件及其制造方法，以介质层为掩膜，刻蚀回刻蚀槽周围的同型重掺杂区和下方的部分厚度的反型体区，来形成所需深度的接触孔，这实质上是一种自对准接触孔刻蚀工艺，因此，基本上不会因工艺波动而产生接触孔对准偏移的问题，进而保证了接触孔和栅极沟槽有非常高的对准精度，避免了后续接触孔内注入的杂质离子在退火后会扩散到沟道区域的问题，进而改善半导体器件的性能。此外，由于是一种自对准接触孔刻蚀工艺，因此无需光罩掩膜版辅助即可刻蚀接触孔，继而可以省去一张光罩掩膜版，降低生产成本。

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体器件及其制造方法。

背景技术

目前，IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)以及VDMOS(Vertical Double-diffused MOSFET，垂直沟道双扩散型金属氧化物晶体管)的技术不断革新，在实现功率半导体器件的尺寸的不断缩小的前提下，还保证了功率半导体器件的优异性能。

在现有的沟槽型IGBT晶体管的制作过程中，需要在沟槽型栅极完成后，借助光刻工艺将接触孔的设计图形从掩膜版转移到晶圆上，但是在进行图形转移时，需要将掩膜版上的光刻对准标记与前面形成的有源区或栅极沟槽的层次上留下的光刻对准标记(alignment mark)进行对齐，以确保形成的接触孔与栅极沟槽的间距满足设计尺寸。

随着器件尺寸的不断缩小，有源区的尺寸需要不断缩小，设计端给接触孔和栅极沟槽预留的关键尺寸(CD size)也随之逐渐变小，由于接触孔对应的光刻工艺制程不可避免地需要考虑到与栅极沟槽的对准精度，因此，对于小尺寸的器件结构而言，工艺间的波动极有可能会造成接触孔到栅极沟槽的间距偏小，接触孔内注入的杂质离子在退火后会扩散到沟道区域，增强了沟道区域中的杂质掺杂浓度，继而使得IGBT晶体管的阈值电压提高，并影响了最终制得的半导体器件的性能。

发明内容

本发明的目的在于提供一种半导体器件及其制造方法，能够保证接触孔和栅极沟槽的对准精度，避免接触孔内注入的杂质离子在退火后会扩散到沟道区域，进而改善半导体器件的性能。

为实现上述目的，本发明提供了一种半导体器件的制造方法，包括以下步骤：

S1，提供半导体衬底，并刻蚀所述半导体衬底，以形成栅极沟槽于所述半导体衬底中；

S2，形成栅极于所述栅极沟槽中，并回刻蚀所述栅极至所述栅极沟槽内一定深度，以形成回刻蚀槽；

S3，形成反型掺杂区和同型重掺杂区于所述栅极沟槽周围的半导体衬底中；

S4，填充在预设温度下可流动的介质材料于所述回刻蚀槽中并回流，以形成介质层，所述介质层填满所述回刻蚀槽并露出所述回刻蚀槽周围的同型重掺杂区的表面；

S5，以所述介质层为掩膜，刻蚀所述回刻蚀槽周围的同型重掺杂区和所述同型重掺杂区下方的反型体区，以形成接触孔；

S6，形成接触插塞于所述接触孔中。

可选地，在步骤S1中，刻蚀所述半导体衬底而形成的所述栅极沟槽的数量不少于两个；在步骤S5中，形成的所述接触孔位于相应的两个相邻的所述栅极沟槽之间，且所述接触孔的顶部开口的宽度等于两个相邻的所述栅极沟槽之间的间距。

可选地，在步骤S5中，形成的所述接触孔为倒梯形结构，所述接触孔的顶部开口的宽度大于所述接触孔的底部开口的宽度。

可选地，在步骤S2中，形成栅极于所述栅极沟槽中之前，先形成栅槽底部氧化物或者多晶硅屏蔽栅填充于所述栅极沟槽的底部，当形成多晶硅屏蔽栅填充于所述栅极沟槽的底部时，所述多晶硅屏蔽栅和所述栅极之间夹有绝缘层。