[发明专利]一种基于并行加速循环体的性能语义加速机制及其应用

说明书

本发明适用于加速机制技术改进领域，提供了一种基于并行加速循环体的性能语义加速机制，所述性能语义加速机制包括：S1、观察计算和数据密集型的ML算法查找出其共同模式；S2、将找出的共同模式抽象成与性能相关的程序行为构成性能语义；S3、对性能语义进行加速形成通用加速机制。该性能语义加速机制通过调用其库函数来编写的算法，并且代码将被编译为硬件API进行库调用。简化了程序员每次都需要队ML算法的架构，节省了时间，提高了效率。

技术领域

本发明属于加速机制技术改进领域，尤其涉及一种基于并行加速循环体的性能语义加速机制及其应用。

背景技术

机器学习(ML)的日益普及及其非凡的计算需求共同引发了对ML应用的硬件加速器设计的广泛研究[1]。与通用架构相比，这些加速器在性能改进方面达到了1-2个数量级。在当前的智能手机中，用于神经网络加速的NPU协处理器已成为应用处理器的组成部分。然而，目前ML加速器仍然基于定制设计，这是昂贵的，费力的，并且最严重的是，具有非常有限的可重新定位性。实质上，只有具有巨大市场容量的ML算法才能通过定制设计为加速器付出努力，并且为每类ML算法设置专用加速器是不切实际的。

[1].V.Sze,Y.Chen,T.Yang and J.S.Emer,Efficient Processing of DeepNeural Networks:A Tutorial and Survey,in Proceedings of the IEEE,vol.105,no.12,pp.2295-2329,Dec.2017。

[2].Chen,Tianshi,et al.DianNao:a small-footprint high-throughputaccelerator for ubiquitous machine-learning.Acm Sigplan Notices49.4(2014):269-284。

[3].Luo,Tao,et al.DaDianNao:A Neural Network Supercomputer.IEEETransactions on Computers 66.1(2016):1-1。

[4].Liu,Daofu.PuDianNao:A Polyvalent Machine Learning Accelerator.Twentieth International Conference on Architectural Support for ProgrammingLanguages\&Operating Systems ACM,2015。

[5].Guo,Kaiyuan,et al.Software-Hardware Codesign for EfficientNeural Network Acceleration.IEEE Micro 37.2(2017):18-25。

[6].Yang,Yifan,et al.Synetgy:Algorithm-hardware Co-design forConvNet Accelerators on Embedded FPGAs.(2018)。

[7].Liu,Shaoli,et al.Cambricon:An Instruction Set Architecture forNeural Networks.2016ACM/IEEE 43rd Annual International Symposium on ComputerArchitecture(ISCA)IEEE Computer Society,2016。