[发明专利]分频器、分频方法及装置在审
申请号: | 201910964816.9 | 申请日: | 2019-10-11 |
公开(公告)号: | CN112653460A | 公开(公告)日: | 2021-04-13 |
发明(设计)人: | 杨亚风 | 申请(专利权)人: | 深圳市中兴微电子技术有限公司 |
主分类号: | H03L7/18 | 分类号: | H03L7/18;H03L7/08 |
代理公司: | 北京康信知识产权代理有限责任公司 11240 | 代理人: | 吕昕炜 |
地址: | 518055 广东省深*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 分频器 分频 方法 装置 | ||
1.一种分频器,其特征在于,包括:
第一计数单元,配置为获取时钟输入信号,第一置位信号以及第一复位信号,并根据所述时钟输入信号,所述第一置位信号以及所述第一复位信号进行计数,以输出第一计数信号;
第二计数单元,配置为获取时钟输入信号,第二置位信号以及第二复位信号,并根据所述时钟输入信号,所述第二置位信号以及所述第二复位信号进行计数,以输出第二计数信号;
控制单元,配置为根据所述第一计数信号生成第一输出信号,以及根据所述第二计数信号生成第二输出信号;所述控制单元还配置为,根据所述第一输出信号配置所述第二复位信号,以及根据所述第二输出信号配置所述第一复位信号;
其中,所述第一复位信号为所述第二复位信号的反相信号;所述第一计数单元以及第二计数单元的模均为N,所述N为自然数。
2.根据权利要求1所述的装置,其特征在于,所述分频器配置为,
对所述时钟输入信号进行2N+2分频,或者,对所述时钟输入信号进行2N+3分频。
3.根据权利要求2所述的装置,其特征在于,所述控制单元还配置为:
获取所述第一置位信号以及CTRL信号,并根据所述第一置位信号以及所述CTRL信号生成所述第二置位信号。
4.根据权利要求3所述的装置,其特征在于,所述控制单元包括加法器,其中,所述加法器配置为,获取所述第一置位信号以及所述CTRL信号,并对所述第一置位信号以及所述CTRL信号进行累加以生成所述第二置位信号。
5.根据权利要求3或4所述的装置,其特征在于,所述分频器配置为:
在所述CTRL信号指示为“0”的情形下,对所述时钟输入信号进行2N+2分频;或者,在所述CTRL信号指示为“1”的情形下,对所述时钟输入信号进行2N+3分频。
6.根据权利要求1所述的装置,其特征在于,所述控制单元还配置为,对所述第一计数信号进行逻辑处理以生成所述第一输出信号,以及对所述第二计数信号进行逻辑处理以生成所述第二输出信号。
7.根据权利要求1所述的装置,其特征在于,所述第一计数单元包括:
第一触发子单元,由多个相互串联连接的D触发器构成;所述第一触发子单元配置为,获取所述时钟输入信号,所述第一置位信号以及所述第一复位信号,并根据获取所述时钟输入信号,所述第一置位信号以及所述第一复位信号以输出第一触发输出信号;
与非门子单元,配置为获取所述第一触发输出信号以及逻辑输入信号,并根据所述第一触发输出信号以及所述逻辑输入信号输出第一逻辑输出信号;
第二触发子单元,配置为根据所述第一逻辑输出信号以输出第一计数信号;所述第二触发子单元还配置为,根据所述第一计数信号配置所述逻辑输入信号。
8.根据权利要求1所述的装置,其特征在于,所述第二计数单元包括:
第三触发子单元,由多个相互串联连接的D触发器构成;所述第三触发子单元配置为,获取所述时钟输入信号,所述第二置位信号以及所述第二复位信号,并根据获取所述时钟输入信号,所述第二置位信号以及所述第二复位信号以输出第二触发输出信号;
与非门子单元,配置为获取所述第二触发输出信号以及逻辑输入信号,并根据所述第二触发输出信号以及所述逻辑输入信号输出第二逻辑输出信号;
第四触发子单元,配置为根据所述第二逻辑输出信号以输出第二计数信号;所述第二触发子单元还配置为,根据所述第二计数信号配置所述逻辑输入信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市中兴微电子技术有限公司,未经深圳市中兴微电子技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910964816.9/1.html,转载请声明来源钻瓜专利网。