[发明专利]一种基于磁编码器的永磁同步电机伺服系统

权利要求书

1.一种基于磁编码器的永磁同步电机伺服系统，其特征在于：包括电源模块、MCU主控模块、三相驱动桥及过压保护模块、相电流采集及过流保护模块、磁编码器位置反馈模块、温湿度检测模块；串口RS232、RS422通讯电路和CAN通讯模块；

MCU主控模块从串口RS232通讯电路或RS422通讯电路或CAN通讯模块接收上级系统的控制指令，并实时向上级系统发送本系统的运行状态信息；MCU主控模块利用PID控制算法进行电流、速度和位置闭环调节，并通过SVPWM空间矢量控制算法或DTC直接转矩控制算法向三相驱动桥及过压保护模块输出三相PWM控制信号，驱动永磁同步电机的运行；

MCU主控模块通过相电流采集及过流保护模块实时采集相电流；MCU主控模块通过集成的定时器捕获功能或SPI接口实时读取磁编码器位置反馈模块的位置信息；

MCU主控模块利用相电流采集及过流保护模块输出的高电平信号标识三相驱动桥及过压保护模块中三相桥驱动过流；

MCU主控模块实时采集过压保护模块的母线电压信息；

MCU主控模块实时监测温湿度检测模块的温度和湿度信息；

所述MCU主控模块包括STM32F103CBT6主控MCU U3、晶振Y1、稳压滤波陶瓷电容C13、稳压滤波陶瓷电容C20、滤波陶瓷电容C14、滤波陶瓷电容C21、稳压滤波电容C15-C19、稳压陶瓷电容C18、启动电阻R12、复位电阻R11、复位陶瓷电容C12、串联电阻R10、发光二极管D5；共同构成主控MCU应用电路；

8MHz晶振Y1的3管脚与电源模块相连；稳压滤波陶瓷电容C13、滤波陶瓷电容C14并联跨接于8MHz晶振Y1的2管脚VDD_+3.3V和4管脚GND之间；

稳压滤波电容C15-C17并联分别跨接于STM32F103CBT6主控MCU U3的1管脚、24管脚、36管脚VDD_+3.3V和GND之间，稳压滤波电容C18和C19并联跨接于STM32F103CBT6主控MCU U3的48管脚VDD_+3.3V和GND之间；稳压滤波电容C18和C19靠近STM32F103CBT6主控MCU U3的48管脚；C20、C21并联跨接于STM32F103CBT6主控MCU U3的9管脚VAA_+3.3V和GND之间，稳压滤波陶瓷电容C20、滤波陶瓷电容C21并靠近STM32F103CBT6主控MCU U3的9管脚；STM32F103CBT6主控MCU U3的23、35、47管脚接地GND；

启动电阻R12一端与STM32F103CBT6主控MCU U3的44管脚MCU_BOOT0相连，一端接GND，选择FLASH启动模式；

复位电阻R11与复位陶瓷电容C12串联，并跨接于VDD_+3.3V和GND之间，串联点与STM32F103CBT6主控MCU U3的7管脚相连，起复位的作用；

串联电阻R10和发光二极管D5串联，并跨接于VDD_+3.3V和STM32F103CBT6主控MCU U3的25管脚LED_FLASH之间，指示MCU的运行状态；

所控三相驱动桥及过压保护模块采用全N-MOS的驱动模式，并利用自举电容实现单偏置电源供电；

所述MCU主控模块采用集成有串口、CAN接口、SPI接口、三相互补PWM输出单元和多ADC采集单元的单片机；

通过磁编码器位置反馈模块获取位置和速度反馈信息；在系统运行前，进行磁通相位和永磁同步电机转矩对齐，确定零点；

根据电流和位置反馈利用PID控制算法进行位置环、速度环和电流环的闭环调节，通过电压矢量进行SVPWM空间矢量控制，或根据磁链和转矩进行DTC直接转矩控制；

所述三相驱动桥及过压保护模块包括：L6230QTR三相NMOS驱动桥U9、稳压电解电容C35、滤波陶瓷电容C36、滤波陶瓷电容C37、自举二极管D6、自举陶瓷电容C38、充电陶瓷电容C40、使能电阻R43、使能陶瓷电容C41、比较器滤波电容C45、比较输出上拉电阻R53、比较输出滤波陶瓷电容C44、母线电源分压电阻R71、母线电源分压电阻R72、滤波陶瓷电容C52、永磁同步电机接口M1、相电流采集电阻R50、R51、R52；共同构成永磁同步电机伺服系统的三相驱动器电路简图及母线电压采集的应用电路；

稳压电解电容C35、滤波陶瓷电容C36、滤波陶瓷电容C37并联于输入电源PWR_IN和电源地GND之间；自举陶瓷电容C38一端连接输入电源PWR_IN，另一端与L6230QTR三相NMOS驱动桥U9的17管脚连接；自举二极管D6的1管脚连接输入电源PWR_IN，2管脚连接L6230QTR三相NMOS驱动桥U9的17管脚，3管脚连接充电陶瓷电容C40的一端，充电陶瓷电容C40的另一端与L6230QTR三相NMOS驱动桥U9的24管脚相连；L6230QTR三相NMOS驱动桥U9的22、23管脚与输入电源PWR_IN相连；使能电阻R43与使能陶瓷电容C41串联于工作电源VDD_+3.3V和地GND之间，串联点与L6230QTR三相NMOS驱动桥U9的9管脚连接；L6230QTR三相NMOS驱动桥U9的26、13、28管脚，分别与主控MCU U3的29、30、31管脚相连；L6230QTR三相NMOS驱动桥U9的27、14、16管脚，分别与STM32F103CBT6主控MCU U3的2、3、4管脚相连；C45跨接于L6230QTR三相NMOS驱动桥U9的15管脚和GND之间；L6230QTR三相NMOS驱动桥U9的31管脚、23管脚、19管脚分别与永磁同步电机的接口相连；相电流采集电阻R50、R51、R52的一端分别与L6230QTR三相NMOS驱动桥U9的29管脚、25管脚、12管脚相连；相电流采集电阻R50、R51、R52的另一端与GND相连；比较输出上拉电阻R53与比较输出滤波陶瓷电容C44串联于VDD_+3.3V和GND之间，串联点与L6230QTR三相NMOS驱动桥U9的11管脚和主控MCU U3的41管脚相连；母线电源分压电阻R71与母线电源分压电阻R72串联于PWR_IN和GND之间，串联点与STM32F103CBT6主控MCUU3的15管脚相连；母线电源分压电阻R72与滤波陶瓷电容C52并联；

所述磁编码器位置反馈模块采用高精度的磁编码器AS5408A进行绝对位置采集，包括磁编码器AS5408A接口P3、滤波陶瓷电容C50、稳压陶瓷电容C51；共同构成磁编码器位置应用电路；

滤波陶瓷电容C50和稳压陶瓷电容C51并联于VDD_+3.3V和GND之间，磁编码器接口P3的1管脚与VDD_+3.3V相连，6管脚与GND相连；磁编码器接口P3的2、3、4、5管脚分别与STM32F103CBT6主控MCU U3的17、28、27、26管脚相连；

所述相电流采集及过流保护模块方案如下：

TSV914AIPTTSV914AIPT运算放大器U8、滤波陶瓷电容C32、稳压陶瓷电容C33、电压偏置电阻R37、电压偏置电阻R44、电压偏置电阻R54、输入电阻R38、输入电阻R45、输入电阻R55、滤波陶瓷电容C34、滤波陶瓷电容C42、滤波陶瓷电容C46、接地电阻R40、接地电阻R47、接地电阻R57、反馈电阻R41、反馈电阻R48、反馈电阻R58、反馈陶瓷电容C39、反馈陶瓷电容C43、反馈陶瓷电容C47、电阻R60、电阻R61、电阻R62、电阻R63、电阻R65、反馈电阻R64；共同组成相电流处理采集应用电路；

TSV914AIPT运算放大器U8的4管脚和11管脚分别与VAA_+3.3V和AGND相连；滤波陶瓷电容C32、稳压陶瓷电容C33并联于VAA_+3.3V和AGND之间；电压偏置电阻R37、输入电阻R38、滤波陶瓷电容C34的一端都与TSV914AIPT运算放大器U8的3管脚相连，滤波陶瓷电容C34的另一端接AGND，电压偏置电阻R37的另一端连接VAA_+3.3V，输入电阻R38的另一端与L6230QTR三相NMOS驱动桥U9的29管脚相连；接地电阻R40两端分别与TSV914AIPT运算放大器U8的2管脚和AGND相连，反馈电阻R41、反馈陶瓷电容C39并联于TSV914AIPT运算放大器U8的1管脚和2管脚之间；TSV914AIPT运算放大器U8的1管脚与STM32F103CBT6主控MCU U3的10管脚相连；

电压偏置电阻R44、输入电阻R45、滤波陶瓷电容C42的一端都与TSV914AIPT运算放大器U8的5管脚相连，滤波陶瓷电容C42的另一端接AGND，电压偏置电阻R44的另一端连接VAA_+3.3V，输入电阻R45的另一端与L6230QTR三相NMOS驱动桥U9的25管脚相连；接地电阻R47两端分别与TSV914AIPT运算放大器U8的6管脚和AGND相连，反馈电阻R48、反馈陶瓷电容C43并联于TSV914AIPT运算放大器U8的6管脚和7管脚之间；TSV914AIPT运算放大器U8的7管脚与STM32F103CBT6主控MCU U3的11管脚相连；

电压偏置电阻R54、输入电阻R55、滤波陶瓷电C46的一端都与TSV914AIPT运算放大器U8的10管脚相连，滤波陶瓷电C46另一端接AGND，电压偏置电阻R54的另一端连接VAA_+3.3V，输入电阻R55的另一端与L6230QTR三相NMOS驱动桥U9的12管脚相连；接地电阻R57两端分别与TSV914AIPT运算放大器U8的9管脚和AGND相连，反馈电阻R58、反馈陶瓷电容C47并联于TSV914AIPT运算放大器U8的8管脚和9管脚之间；TSV914AIPT运算放大器U8的8管脚与主控MCU U3的17管脚相连；

电阻R60、电阻R61、电阻R62的一端都与TSV914AIPT运算放大器U8的12管脚相连，另一端分别与TSV914AIPT运算放大器U8的8、7、1管脚相连；电阻R63两端分别连接TSV914AIPT运算放大器U8的12管脚和AGND；电阻R65两端分别连接TSV914AIPT运算放大器U8的13管脚和AGND；反馈电阻R64两端分别连接U8的13管脚和14管脚；TSV914AIPT运算放大器U8的14管脚与L6230QTR三相NMOS驱动桥U9的30管脚相连。