[发明专利]具有基于相位插值器的多相位时钟生成单元的A/D转换装置

说明书

一种A/D转换装置包括：相位差时钟生成单元，其被构造成使用多个相位插值器，用输入时钟信号和通过将所述输入时钟信号延迟而得到的信号来生成多相位时钟信号，所述多相位时钟信号的相位相对于输入时钟信号移位；以及A/D转换单元，其被构造成使用所述相位差时钟生成单元生成的所述多相位时钟信号对输入模拟信号执行A/D转换。

本申请是申请日为2014年11月20日、申请号为201480063496.5、发明名称为“具有基于相位插值器的多相位时钟生成单元的A/D转换装置”、申请人为索尼公司的中国发明专利申请的分案申请。

技术领域

本技术涉及A/D转换装置、灰度代码生成装置、信号处理装置、成像元件和电子装置，更特别地讲，涉及被构造成更容易实现高速、高分辨率、或这二者的A/D转换装置、灰度代码生成装置、信号处理装置、成像元件和电子装置。

相关申请的交叉引用

本申请要求2013年11月27日提交的日本优先权专利申请JP 2013-244949和2014年5月14日提交的日本优先权专利申请JP 2014-100185的权益，这两个专利申请中的每个的全部内容以引用方式并入本文中。

背景技术

过去，在成像元件中，已经推荐了在像素阵列中得到的像素信号的A/D转换中使用灰度代码计数器的方法(例如，参见PTL1)。PTL 1中公开的固态成像元件被构造成，使得参考时钟从PLL(锁相环)分配到灰度代码计数器并且灰度代码从灰度代码计数器分配到各列的A/D转换器。

[引用列表]

[专利文献]

[PTL1]

日本未经审查的专利申请公开No.2011-234326

发明内容

技术问题

然而，在PTL1中公开的构造中，分配到所有A/D转换器的参考时钟的频率在芯片中是最高的。因此，为了实现高速或高分辨率，必须提高参考时钟的频率。然而，由于参考时钟必须被分配到所有列，因此提高频率并不容易。因此，难以实现高速或高分辨率。

依据这些情形设想到本技术并且期望更容易地实现高速、高分辨率或这二者。

问题的解决方案

根据本技术的实施例，提供了一种A/D转换装置，所述A/D装置包括：相位差时钟生成单元，其被构造成使用多个相位插值器，用输入时钟信号和通过将所述输入时钟信号延迟而得到的信号来生成多相位时钟信号，所述多相位时钟信号的相位相对于输入时钟信号移位；以及A/D转换单元，其被构造成使用所述相位差时钟生成单元生成的所述多相位时钟信号对输入模拟信号执行A/D转换。

所述相位差时钟生成单元可包括一个延迟单元和四个相位插值器并且用所述输入时钟信号生成4相位时钟信号。

所述相位插值器可在从两个输入信号的相位差的中间时刻延迟了所述相位插值器的延迟时间的时刻，输出输出信号。

所述A/D转换单元可包括：计数器，其被构造成对所述时钟信号的周期数进行计数并且将计数值作为高阶位输出；比较单元，其被构造成将斜坡波形的参考电压与输入电压进行比较；以及时间量化单元，其被构造成通过使用所述比较单元的输出的反转作为触发信号同时锁存所述相位差时钟生成单元生成的多相位时钟信号，获取相位信息，将所述相位信息的值解码，并且将得到的数字值作为分辨率比所述时钟信号的周期高的低阶位输出。