[发明专利]一种基于FPGA的多种分布随机数生成装置

权利要求书

1.一种基于FPGA的多种分布随机数生成装置，其特征在于，包括：振荡环阵列模块、组合逻辑模块、移位寄存模块、地址分配模块、存储器接口、存储器、随机数缓存模块，振荡环阵列模块输出多个震荡信号，组合逻辑模块对震荡信号使用组合逻辑进行运算，并形成1路振荡信号输出给移位寄存模块；移位寄存模块采集振荡信号并移位寄存，生成随机01序列供地址分配模块使用；所述地址分配模块依据随机数缓存模块提供的FIFO新随机数需求选择相应的存储器分区，并根据该分区所使用的地址位数从移位寄存模块中获取等长度的随机01序列，将该序列作为存储器相应分区的地址和分区编号一起输出给存储器接口模块；所述存储器接口模块根据地址分配模块输出的分区编号和分区地址从存储器模块的指定区域读取随机数，存入随机数缓存模块与该分区编号对应的FIFO中；

所述振荡环阵列模块包括并列的m个不同的振荡环，每个振荡环是使用奇数个非门和延时电路组成的环形结构，并从环形的某一点抽头引出振荡信号送入后端组合逻辑模块；

所述组合逻辑模块对振荡环阵列模块输出的m个振荡信号使用组合逻辑进行运算，并形成1路振荡信号输出给移位寄存模块；

所述移位寄存模块中，移位寄存的位数大于等于地址分配模块所需的最大地址位数；

所述地址分配模块每次获取的随机01序列不存在重合部分；

所述存储器模块包含n个分区，每个分区存储了指定概率分布的随机数，实现由地址到随机数的一一映射；存储器模块中的n个分区与随机数缓存模块中的n个FIFO同样存在一一对应关系；

所述随机数缓存模块包括n个FIFO，每个FIFO用于缓存存储器模块对应分区的随机数；当某个FIFO需要数据填充时，随机数缓存模块会通知地址分配模块对应该FIFO获取新的地址，并通过随机数接口模块从存储器模块中读取相应随机数进行填充；

生成装置还包括：更新管理模块，根据外部数据源发送的更新数据，通过存储器接口模块更新存储器模块指定分区的数据，实现对相应分区随机数分布特性的更新或调整。