[发明专利]具有层叠芯片结构的半导体封装

权利要求书

1.一种半导体封装，该半导体封装包括：

设置在基板上方的多个层叠的第一半导体芯片，所述多个层叠的第一半导体芯片的至少一部分被包封在第一模制层中；

设置在所述多个层叠的第一半导体芯片中的最顶部芯片和所述第一模制层上方的多个层叠的第二半导体芯片；以及

也设置在所述第一模制层上方并与所述多个层叠的第二半导体芯片相邻的第三半导体芯片，

其中，所述第三半导体芯片的至少一部分与所述多个层叠的第二半导体芯片中的一个或更多个第二半导体芯片的一部分交叠。

2.根据权利要求1所述的半导体封装，

其中，多个所述第二半导体芯片被层叠为类似于在第二方向上交错升高的阶梯结构，使得在所述第二方向上升高的所述多个层叠的第二半导体芯片中的一个或更多个第二半导体芯片在所述第三半导体芯片的至少一部分上方升高。

3.根据权利要求2所述的半导体封装，

其中，多个所述第一半导体芯片被层叠为类似于在与所述第二方向相反的第一方向上交错升高的阶梯结构。

4.根据权利要求3所述的半导体封装，

其中，所述多个层叠的第二半导体芯片中的最底部芯片偏移地设置在所述多个层叠的第一半导体芯片中的最顶部芯片上以暴露所述多个层叠的第一半导体芯片中的最顶部芯片的端部。

5.根据权利要求3所述的半导体封装，该半导体封装还包括：

第一模制通孔，该第一模制通孔与所述多个层叠的第一半导体芯片的升高阶梯结构的正常侧面相邻形成在所述第一模制层中，以及

第二模制通孔，该第二模制通孔与所述多个层叠的第一半导体芯片的所述升高阶梯结构的倒置侧面相邻形成在所述第一模制层中。

6.根据权利要求5所述的半导体封装，该半导体封装还包括：

第一接合线，所述第一接合线将所述第一半导体芯片电连接到封装基板；

第二接合线，所述第二接合线将所述第二半导体芯片和多个所述第一半导体芯片中的最顶部芯片电连接到所述第二模制通孔；以及

第三接合线，所述第三接合线将所述第三半导体芯片电连接到所述第一模制通孔。

7.根据权利要求6所述的半导体封装，其中，所述封装基板包括：

第一芯片连接图案，所述第一芯片连接图案被设置为与第一芯片层叠物的正常阶梯结构相邻并且连接到所述第一接合线；

第二芯片连接图案，所述第二芯片连接图案被设置为与所述第一芯片层叠物的倒置阶梯结构相邻并且连接到所述第二模制通孔；以及

第三芯片连接图案，所述第三芯片连接图案被设置为与所述第一芯片层叠物的所述正常阶梯结构相邻并且连接到所述第一模制通孔。

8.根据权利要求7所述的半导体封装，其中，所述第一芯片连接图案和所述第二芯片连接图案通过设置在所述封装基板中的内部导电迹线图案电连接到所述第三芯片连接图案。

9.根据权利要求2所述的半导体封装，

其中，多个所述第一半导体芯片被层叠为类似于垂直地升高的锯齿形结构以暴露所述多个层叠的第一半导体芯片的端部，并且

其中，所述多个层叠的第二半导体芯片中的最底部芯片偏移地设置在所述多个层叠的第一半导体芯片中的最顶部芯片上以暴露所述多个层叠的第一半导体芯片中的最顶部芯片的端部。

10.根据权利要求1所述的半导体封装，该半导体封装还包括支撑结构，该支撑结构形成在所述第一模制层与所述多个层叠的第二半导体芯片中的最底部芯片之间。

11.根据权利要求10所述的半导体封装，

其中，多个所述第二半导体芯片层叠在所述支撑结构的至少一部分上方并类似于在第二方向上交错升高的阶梯结构，使得在所述第二方向上升高的所述多个层叠的第二半导体芯片中的一个或更多个第二半导体芯片在所述第三半导体芯片的至少一部分上方升高。