[发明专利]一种存储器集成电路及其预取方法

说明书

本发明公开了一种存储器集成电路，包括集成电路系统和中央处理器，所述集成电路系统包括正常请求发送模块，所述正常请求发送模块的输出端通过导线与正常请求接收模块的输入端电性连接，所述正常请求接收模块的输入端通过导线与数据调取模块的输出端电性连接，且数据调取模块的输入端通过导线与数据检测模块的输出端电性连接，本发明涉及存储器集成电路技术领域。该存储器集成电路及其预取方法，可实现当存储控制器内具有正常请求数据时，可直接发送至正常请求接收模块内，只有预取数据时也会优先发送正常请求数据，保证正常请求数据发送不会被延迟，提高了该存储器集成电路的带宽性能，满足实际的使用需求。

技术领域

本发明涉及存储器集成电路技术领域，具体为一种存储器集成电路及其预取方法。

背景技术

存储器是现代信息技术中用于保存信息的记忆设备，其概念很广，有很多层次，在数字系统中，只要能保存二进制数据的都可以是存储器，在集成电路中，一个没有实物形式的具有存储功能的电路也叫存储器，如RAM、FIFO等，在系统中，具有实物形式的存储设备也叫存储器，如内存条、TF卡等，计算机中全部信息，包括输入的原始数据、计算机程序、中间运行结果和最终运行结果都保存在存储器中，它根据控制器指定的位置存入和取出信息，有了存储器，计算机才有记忆功能，才能保证正常工作，计算机中的存储器按用途存储器可分为主存储器(内存)和辅助存储器(外存)，也有分为外部存储器和内部存储器的分类方法，外存通常是磁性介质或光盘等，能长期保存信息，内存指主板上的存储部件，用来存放当前正在执行的数据和程序，但仅用于暂时存放程序和数据，关闭电源或断电，数据会丢失，存储器的主要功能是存储程序和各种数据，并能在计算机运行过程中高速、自动地完成程序或数据的存取。

预取技术是通过计算和访存的重叠，在Cache可能会发生失效之前发出预取请求以便在该数据真正被使用到时己提前将数据块取入Cache，从而避免Cache失效造成的处理器停顿，现有预取技术通常会对预取请求进行优先处理，而这样会延迟了正常请求从而导致效能较低，不利于预先请求以及正常请求工作效能的提高，同时存储器集成电路的带宽性能也被降低，不满足实际的使用需求。

发明内容

(一)解决的技术问题

针对现有技术的不足，本发明提供了一种存储器集成电路及其预取方法，解决了现有预取技术通常会对预取请求进行优先处理，而这样会延迟了正常请求从而导致效能较低，不利于预先请求以及正常请求工作效能的提高，同时存储器集成电路的带宽性能也被降低的问题。

技术方案

为实现以上目的，本发明通过以下技术方案予以实现：一种存储器集成电路，包括集成电路系统和中央处理器，所述集成电路系统包括正常请求发送模块，所述正常请求发送模块的输出端通过导线与正常请求接收模块的输入端电性连接，所述正常请求接收模块的输入端通过导线与数据调取模块的输出端电性连接，且数据调取模块的输入端通过导线与数据检测模块的输出端电性连接，所述数据检测模块的输出端通过导线与存储控制器的输入端电性连接，且存储控制器通过无线与数据调取模块实现双向连接，所述存储控制器的输入端通过导线与预取请求发送模块的输出端电性连接，且预取请求发送模块的输入端通过导线与预取控制器的输出端电性连接，所述正常请求发送模块的输入端通过导线与外部装置的输出端电性连接。

优选的，所述正常请求接收模块的输出端通过导线与中央处理器的输入端电性连接，所述存储控制器的输出端通过导线与中央处理器的输入端电性连接。

优选的，所述中央处理器通过无线与存储单元实现双向连接，所述中央处理器的输出端通过导线与防干扰模块的输入端电性连接，且防干扰模块的输出端通过导线与集成电路系统的输入端电性连接。

优选的，所述中央处理器的输出端通过导线与故障监测模块的输入端电性连接，且故障监测模块的输出端通过导线与集成电路系统的输入端电性连接。