[发明专利]半导体元件的制作方法有效

申请号：	201910978377.7	申请日：	2019-10-15
公开（公告）号：	CN112670245B	公开（公告）日：	2022-07-05
发明（设计）人：	不公告发明人	申请（专利权）人：	长鑫存储技术有限公司
主分类号：	H01L21/8242	分类号：	H01L21/8242
代理公司：	华进联合专利商标代理有限公司 44224	代理人：	汪洁丽
地址：	230000 安徽省合肥市***	国省代码：	安徽;34
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	半导体元件制作方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

本发明涉及一种半导体元件的制作方法。该方法包括：在衬底基板上形成刻蚀停止层；在形成刻蚀停止层的衬底基板上形成多个第一条状图形；在形成第一条状图形的衬底基板上形成多个第二条状图形，其中第一条状图形与第二条状图形交叠；以第二条状图形为掩膜板，对第一条状图形进行刻蚀，并移除第二条状图形，形成多个节点接触区图案；在形成节点接触区图案的衬底基板上形成掩膜层，掩膜层的顶面与节点接触区图案500的顶面齐平，且覆盖节点接触区图案500之间的刻蚀停止层200；移除节点接触区图案，以掩膜层为掩膜板，对刻蚀停止层进行刻蚀，在刻蚀停止层中形成通孔，以实现小尺寸通孔的制作。

技术领域

本发明涉及半导体制作工艺技术领域，尤其涉及一种半导体元件的制作方法。

背景技术

随着半导体器件密度的增加，所需的图形间距和宽度逐渐缩小,DRAM特征尺寸逐渐缩小,2017年DRAM(Dynamic Random Access Memory，动态随机存取存储器)光刻图案的半间距为18nm，请参考表1,已经小于193nm沉浸式技术(ArF准分子镭射)光刻的曝光极限。


Year of Production	2013	2017	2019	2024
DRAM 1/2pitch(nm)	28	18	14	8

目前，在形成存储节点接触时，一般是利用光刻工艺直接定义出存储节点接触的形成区域。即，利用光刻工艺直接界定出所形成的存储节点接触的尺寸和位置。然而，随着特征尺寸的不断微缩，在利用上述方法形成存储节点接触时，则必然会面临着由于需形成的存储节点接触的尺寸较小，使得在光刻工艺中定义出的存储节点接触的形成区域较小，从而出现无法直接精准定义出所需要的图形的问题。

发明内容

基于此，针对无法直接通过光刻工艺精确定义电容连接线连接区的问题，提供一种半导体元件的制作方法。

本发明实施例提供了一种半导体元件的制作方法，其特征在于，包括：

在衬底基板上形成刻蚀停止层；

形成多个第一条状图形；

形成多个第二条状图形，其中所述第一条状图形与所述第二条状图形交叠；

以所述第二条状图形为掩膜，对所述第一条状图形进行刻蚀，并移除所述第二条状图形，形成多个节点接触区图案；

形成掩膜层，所述掩膜层的顶面与所述节点接触区图案的顶面齐平，且覆盖所述节点接触区图案之间的所述刻蚀停止层；

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司，未经长鑫存储技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/pat/books/201910978377.7/2.html，转载请声明来源钻瓜专利网。