[发明专利]一种处理器中断实时处理电路的实现方法

说明书

本发明是一种处理器中断实时处理电路的实现方法，可用于处理器中断机制的快速响应实现以及支持中断响应机制模式的可配置性。该发明包括一种特定的程序地址产生器，一套处理器流水线暂停控制机制。该发明不仅电路实现简单、面积小，而且能够进一步提升处理器的性能。

技术领域

本发明属于计算机硬件、处理器设计、处理器的中断处理领域，数字集成电路设计领域，具体涉及一种处理器中断实时处理电路及设计实现方法。

背景技术

专利US5768599A描述了一种针对嵌入式操作系统的中断管理机制，涉及到一种中断信息存储单元和开关中断的管理机制，解决系统调用与中断响应之间的延迟问题。专利US4930068A发明了一种中断处理器，涉及到一种中断执行单元的不同模式的处理机制。专利CN102426538B发明了一种中断响应的装置和方法，具体涉及到一种可编程中断处理模块，与CPU一同构成了多个中断处理器的机制，属于多核处理中断的优化问题。专利KR20170161217描述了一种优化的中断处理机制，允许部分指令在备份寄存器之前就得到执行，从而提升效率。

以上发明都没有涉及到中断处理模式本身的灵活性。

ARM公司对于中断分为向量和非响亮中断，对应有向量和非向量的中断处理模式。非向量中断处理模式既先经过中断解析程序，判断中断源并查出中断服务程序入口地址，最后进行跳转；向量中断处理模式既根据预先设定好的中断向量表，直接跳转中断服务程序，而中断向量表使用硬件寄存器来存储，这部分寄存器无法省略，并限制了所能支持的中断向量表规模。

ARM公司对于中断“咬尾”现象有概念描述。中断“咬尾”现象的英文名称也未见。它指的是前一次中断的退出和下一次中断的触发紧密衔接的特殊情况。在这种情况下，处理器不需要再对上下文进行保护和恢复，将节省相应的数据处理时间和功耗，提升处理器子系统的性能。但目前没有相关的专利或任何其他文档描述，没有具体设计说明。

发明内容

本发明提供一种处理器中断实时处理电路的实现方法，包括处理器中的关键元部件的设计改变，以及新的电路功能的设计原理和实现方法。

在过往的中断机制中，与操作系统的优化相结合的硬件设计优化，虽然非常适合专用的嵌入式应用场景，但通用性受限。而通用的中断处理机制在效率、能耗方面比不上专用的优化设计。本发明要解决的问题包括：多种中断处理机制的灵活性问题，硬件设计在效率、能耗和面积的折中实现问题。

为实现上述目的，本发明实施例结合软件可重配的硬件设计理念，提供了一种处理器中断实时处理电路装置，发明内容包括：

一种可配置的中断响应的高效率执行机制，结合特定寄存器窗设计，可以支持部分中断响应程序的代码先执行，而无需等待上下文保护的完成；

一种带有寄存器窗的一般寄存器组，结合特定的流水线控制器，可以支持快速中断响应；

一种中断入口地址以及程序取指令的地址生成器电路，可以支持可配置的各种中断处理模式下的指令地址生成。

本发明的优点在于：

1、实现了软件可重配的中断响应模式

2、提高了中断响应速度和效率

3、简化了硬件与软件的耦合性，降低软件开发复杂度

4、更适合在低成本嵌入式ASIC芯片上实现

附图说明

图1为一种通用处理器结构图；

图2为本发明所述的中断入口地址的特定算法结构及设计方法图；

图3为本发明所述的一种中断处理优化方法流程图；

图4为本发明一种循环处理中断响应机制的实施例的软件过程图；