[发明专利]一种具有同步多端口的寄存器组文件的实现方法在审
申请号: | 201910978880.2 | 申请日: | 2019-10-15 |
公开(公告)号: | CN110750943A | 公开(公告)日: | 2020-02-04 |
发明(设计)人: | 杨旭光;林森;伍世聪 | 申请(专利权)人: | 北京芯启科技有限公司 |
主分类号: | G06F30/30 | 分类号: | G06F30/30 |
代理公司: | 11453 北京名华博信知识产权代理有限公司 | 代理人: | 李冬梅 |
地址: | 100091 北京市海淀区上地*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 寄存器组 处理器 读写控制单元 数字逻辑 文件装置 硬件实现 多端口 寄存器 微架构 芯片 发射 优化 | ||
1.一种具有同步多端口寄存器组文件装置,其特征在于,所述硬件装置包括:
多个写端口,每个用于接收写入数据;
多端口写选择控制器,用于处理多个写端口的优先级别;
多端口写选择阵列,受控于写选择信号,以一种与或门的设计形式,输出写数据;
多个寄存器窗构成的寄存器组文件的存储主体,其中每个寄存器窗包括多个具有一定数据宽度的寄存器,用于存储写入的数据;
多端口读选择器,每个对应一个读端口,根据每个读端口的读地址以及寄存器窗的控制选择信号,将对应窗中对应地址的寄存器数据输出,也包括多个与或门的设计形式。
2.根据权利要求1所述的多端口写选择控制装置,其特征在于,可处理多个端口写同一个寄存器地址的情况,这是从两个不同设计层面共同设计的一套机制:包括在处理器流水线微架构的层面,采取设计方法,避免执行后写回乱序的情况发生;在架构层面设计的前提下,在写选择信号的逻辑电路层面,采取特定的电路,使得对同一地址“写后写”的情况中,只有最近的数据会被选择写入寄存器。
3.根据权利要求1所述的寄存器组文件的存储装置,其特征在于,由多个寄存器窗组成,而每个寄存器窗又由多个适应特定宽度的寄存器组成,读和写端口的地址对应的是窗内寄存器的地址,窗的选择控制信号来自其他控制机制,选择装置包括:窗数据写选择器和窗数据读选择器,选择器装置也是与或门设计形式。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京芯启科技有限公司,未经北京芯启科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910978880.2/1.html,转载请声明来源钻瓜专利网。