[发明专利]一种数字孪生系统复杂任务高效调度系统

权利要求书

1.一种数字孪生系统复杂任务高效调度系统，其特征在于，包括：

数字孪生系统复杂任务属性定义模块，从任务的资源占用、到达时刻、执行时间、截止时刻四个方面完成任务属性定义，具体实现如下：

①硬件资源占用r_i：该硬件资源r_i定义了任务在FPGA上运行所需要的硬件资源大小，该硬件资源在FPGA上表现为矩形；

②到达时刻a_i：该到达时刻a_i定义了任务到达调度器等待被调度的时刻，调度器是数字孪生系统复杂任务调度双缓存模块中的一级缓存；

③执行时间e_i：该执行时间e_i定义了任务执行需要的时间；

④截止时刻d_i：该截止时刻d_i定义了任务在调度器中等待被调度的过程中，允许等待的最大时刻；

数字孪生系统复杂任务调度双缓存模块，包括：

①一级缓存：实现对分批到达任务的缓存，以便在同一时刻计算它们的调度优先级；

②二级缓存：将前次调度失败的任务存入二级缓存，当该任务调度失败计数满足一定条件时，将该任务存入一级缓存进行再调度；

数字孪生系统复杂任务可调度性判断模块，其完成任务的调度优先级计算，并按照调度优先级高低进行任务调度，具体实现如下：

①将每个任务表示为Task_i，每个任务的调度计数表示为s_i，初始化s_i为0，其中i表示数字孪生系统复杂任务调度双缓存模块中一级缓存中任务的编号；

②数字孪生系统复杂任务调度双缓存模块中一级缓存开始接收任务，当任务数量大于等于设定值1时，开始计算一级缓存中前n个任务的调度优先级；

③将每个任务的调度优先级表示为P(Task_i,d_i,e_i,a_i,t)，其中t表示开始同时计算一级缓存中前n个任务调度优先级的时刻；P(Task_i,d_i,e_i,a_i,t)＝1/(d_i-e_i-(t-a_i))，其中t-a_i表示该任务在一级缓存中的等待时间；

④在完成一级缓存中前n个任务调度优先级的计算后，按照调度优先级高低进行排序；

⑤如果当前FPGA硬件资源满足任务Task_i需求，将任务Task_i调度到FPGA运行，执行⑦；否则，执行⑥；

⑥当调度计数s_i小于等于设定值2时，将任务Task_i存入二级缓存，且调度计数s_i加1；否则，任务Task_i调度失败，将其删除，并将调度计数s_i清零；

⑦如果一级缓存中前n个任务调度完毕，则将二级缓存中调度优先级最高的任务存入一级缓存，返回②；否则，返回④。

2.如权利要求1所述的一种数字孪生系统复杂任务高效调度系统，其特征在于：

所述的系统适用于Xilinx公司Virtex-5系列FPGA芯片。