[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括：

错误检测电路，其被配置为：通过响应于读取命令，并基于突发斩波信号和内部命令地址，而将内部数据中所包括的第一组和第二组中的任意一个固定为预设电平来产生固定数据，以及基于对所述固定数据内的错误的检测来产生错误检测信号；以及

数据输出电路，其被配置为：通过基于第一锁存输出控制信号锁存所述内部数据来产生锁存数据，以及通过基于第二锁存输出控制信号将所述锁存数据和所述错误检测信号串行化来产生输出数据。

2.根据权利要求1所述的半导体器件，其中，所述突发斩波信号是被使能以进入突发斩波操作的信号，所述突发斩波操作用于将所述内部数据的第一组和第二组中的任意一个固定为所述预设电平。

3.根据权利要求1所述的半导体器件，其中，当所述内部命令地址为第一逻辑电平时，所述错误检测电路将所述内部数据的第一组固定为所述预设电平，并且当所述内部命令地址为第二逻辑电平时，所述错误检测电路将所述内部数据的第二组固定为所述预设电平。

4.根据权利要求1所述的半导体器件，其中，所述错误检测电路包括：

错误检查控制电路，其被配置为：基于所述读取命令来锁存所述突发斩波信号和所述内部命令地址，响应于所述读取命令来输出被锁存的突发斩波信号和内部命令地址作为操作控制信号和数据控制信号，以及响应于移位输出信号来根据被锁存的内部命令地址产生延迟命令地址；以及

错误检查电路，其被配置为：根据所述操作控制信号和所述数据控制信号来检测所述固定数据内的错误，以及基于是否已经检测到所述错误来产生所述错误检测信号的电平。

5.根据权利要求4所述的半导体器件，其中，所述错误检查控制电路包括：

输入控制信号发生电路，其被配置为：响应于所述读取命令来产生根据第一逻辑电平组合而被顺序地使能的第一输入控制信号和第二输入控制信号；

延迟电路，其被配置为通过延迟所述读取命令来产生延迟信号；

输出控制信号发生电路，其被配置为：响应于所述延迟信号来产生根据第二逻辑电平组合而被顺序地使能的第一输出控制信号和第二输出控制信号；以及

锁存电路，其被配置为：基于所述第一输入控制信号和所述第二输入控制信号来锁存所述突发斩波信号和所述内部命令地址，基于所述第一输出控制信号和所述第二输出控制信号来输出被锁存的突发斩波信号和内部命令地址作为所述操作控制信号和所述数据控制信号，以及响应于所述移位输出信号来根据被锁存的内部命令地址产生所述延迟命令地址。

6.根据权利要求5所述的半导体器件，其中，所述第一逻辑电平组合是在其中所述第一输入控制信号被设置为第二逻辑电平并且所述第二输入控制信号被设置为第一逻辑电平的逻辑电平组合，以及所述第二逻辑电平组合是在其中所述第一输出控制信号被设置为所述第二逻辑电平并且所述第二输出控制信号被设置为所述第一逻辑电平的逻辑电平组合。

7.根据权利要求5所述的半导体器件，其中，所述输入控制信号发生电路包括：

内部脉冲发生电路，其被配置为产生第一内部脉冲和第二内部脉冲，所述第一内部脉冲和所述第二内部脉冲根据复位信号而被初始化为所述第一逻辑电平组合，且响应于所述读取命令并根据所述第一逻辑电平组合而被顺序地使能；以及

输入控制信号输出电路，其被配置为：通过响应于所述读取命令而缓冲所述第一内部脉冲和所述第二内部脉冲来产生所述第一输入控制信号和所述第二输入控制信号。

8.根据权利要求4所述的半导体器件，其中，所述错误检查电路包括：

固定数据发生电路，其被配置为：通过根据所述操作控制信号和所述数据控制信号将所述内部数据中所包括的第一组和第二组中的任意一个固定为所述预设电平来产生所述固定数据；以及

检测电路，其被配置为通过响应于所述读取命令检测所述固定数据的错误来产生所述错误检测信号。