[发明专利]一种基于TMR监控式的高性能抗辐照加固系统及方法

说明书

本发明公开一种基于TMR监控式的高性能抗辐照加固系统及方法，属于集成电路技术领域。基于TMR监控式的高性能抗辐照加固系统中的处理器包括主内核、第一备用内核、第二备用内核、第一监控模块和第二监控模块；所述第一备用内核、所述第二备用内核和所述主内核的性能和容错能力均不相同；其中所述主内核的性能最高且容错能力最低；所述第一监控模块和第二监控模块分别监测所述主内核和所述第一备用内核的状态，以及在其试图恢复运行时进行可接受测试。

技术领域

本发明涉及集成电路技术领域，特别涉及一种基于TMR监控式的高性能抗辐照加固系统及方法。

背景技术

随着集成电路的功能越来越强，复杂度越来越高，复杂而庞大的芯片给设计者带来了诸多挑战，其中芯片的可靠性问题变得越来越突出。当宇宙射线或芯片封装材料中的高能粒子轰击到晶体管时，就有可能引发永久或瞬时失效。永久失效发生的情况较为极端，而大多数情况下，高能粒子会引起瞬时失效，并且瞬时失效是可以恢复的。大规模数字集成电路必须具有电路级和系统级的故障检测和故障自修复功能，才能构造出稳定可靠、性能可预测的系统。

目前，TMR(Triple Modular Redundancy，三模冗余)加固技术因其简单直接，同时具有检错、纠错功能而被广泛应用。但非全局TMR加固的时钟线、表决器可能受到瞬时失效的影响、电路中的组合逻辑没有恢复机制，使得系统容错性能不足；加强型的全局TMR加固方法会导致资源消耗多，布线变得复杂，使得系统功耗大幅度增加，系统时序性能下降，三表决器可能会变成时序的关键路径，影响时序性能的提升。

发明内容

本发明的目的在于提供一种基于TMR监控式的高性能抗辐照加固系统及方法，以解决现有TMR无法兼顾高性能和高可靠性的问题。

为解决上述技术问题，本发明提供一种基于TMR监控式的高性能抗辐照加固系统，包括处理器，所述处理器包括主内核、第一备用内核、第二备用内核、第一监控模块和第二监控模块；

所述第一备用内核、所述第二备用内核和所述主内核的性能和容错能力均不相同；其中所述主内核的性能最高且容错能力最低；

所述第一监控模块和第二监控模块分别监测所述主内核和所述第一备用内核的状态，以及在其试图恢复运行时进行可接受测试。

可选的，所述主内核、所述第一备用内核和所述第二备用内核的性能依次降低，容错能力依次提高，面积依次减小。

可选的，所述基于TMR监控式的高性能抗辐照加固系统还包括存储单元，与所述主内核、所述第一备用内核和所述第二备用内核双向连接，用以存储所述主内核、所述第一备用内核和所述第二备用内核的还原点信息，在当前运行的内核遇到不可恢复错误时由下一级内核读取还原点信息替代运行。

可选的，所述主内核为高性能处理器内核，对其中的关键部分和易瞬时失效部分采用TMR加固。

可选的，所述第一备用内核对其整体在RTL级进行非全局TMR单表决器加固处理。

可选的，所述第二备用内核对其整体在RTL级进行全局TMR三表决器加固处理。

可选的，所述第一监控模块与所述主内核相连，监控所述主内核的运行状态；

在所述主内核发生不可恢复的错误后，所述第一监控模块控制所述第一备用内核读取还原点信息代替所述主内核运行；在所述第一备用内核运行的情况下，所述主内核进行可接受测试，若测试通过则恢复主内核运行。

可选的，所述第二监控模块与所述第一备用内核相连，监控所述第一备用内核的运行状态；

在所述第一备用内核发生不可恢复的错误后，所述第二监控模块控制所述第二备用内核读取还原点信息代替所述第一备用内核运行；在所述第二备用内核运行的情况下，所述第一备用内核进行可接受测试，若测试通过则恢复第一备用内核运行。