[发明专利]一种片上系统在审
申请号: | 201910984037.5 | 申请日: | 2019-10-16 |
公开(公告)号: | CN110781130A | 公开(公告)日: | 2020-02-11 |
发明(设计)人: | 刘锴;崔明章;马得尧;李锋;杜金凤 | 申请(专利权)人: | 广东高云半导体科技股份有限公司 |
主分类号: | G06F15/78 | 分类号: | G06F15/78;G06F13/40 |
代理公司: | 44280 深圳市威世博知识产权代理事务所(普通合伙) | 代理人: | 李庆波 |
地址: | 510000 广东省广*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 现场可编程门阵列 微控制单元 总线接口 外部设备 系统总线 扩展性 片上系统 可编程 | ||
1.一种片上系统,其特征在于,包括微控制单元和现场可编程门阵列;
其中,所述微控制单元包括系统总线;
其中,所述现场可编程门阵列包括:
总线接口,与所述系统总线连接;
至少一个外部设备,与所述总线接口连接。
2.如权利要求1中所述的片上系统,其特征在于,
所述系统总线包括低速系统总线和/或高速系统总线;
所述总线接口包括低速总线接口和/或高速总线接口;
所述至少一个外部设备包括至少一个低速外部设备和/或至少一个高速外部设备;
其中,所述低速总线接口与所述低速系统总线连接;所述高速总线接口与所述高速系统总线连接;
所述至少一个低速外部设备与所述低速总线接口连接;所述至少一个高速外部设备与所述高速总线接口连接。
3.如权利要求2中所述的片上系统,其特征在于,
所述低速总线接口包括:
第一译码器,输入端与所述低速系统总线连接、第一输出端分别与所述至少一个低速外部设备连接,用于对所述微控制单元的地址存储空间进行分段,以将每个地址段映射到一个低速外部设备,以及用于根据所述微控制单元的地址信号生成控制信号;
第一多路选择器,第一端与所述低速系统总线连接、第二端分别与所述至少一个低速外部设备连接、控制端与所述第一译码器的第二输出端连接,用于根据所述控制信号选择相应的低速外部设备。
4.如权利要求2中所述的片上系统,其特征在于,
所述高速总线接口包括:
第二译码器,输入端与所述高速系统总线连接、第一输出端分别与所述至少一个高速外部设备连接,用于对所述微控制单元的地址存储空间进行分段,以将每个地址段映射到一个高速外部设备,以及用于根据所述微控制单元的地址信号生成控制信号;
第二多路选择器,第一端与所述高速系统总线连接、第二端分别与所述至少一个高速外部设备连接、控制端与所述第二译码器的第二输出端连接,用于根据所述控制信号选择相应的高速外部设备。
5.如权利要求1中所述的片上系统,其特征在于,
所述微控制单元还包括:
中断控制器,分别与所述至少一个外部设备连接,用于自所述至少一个外部设备接收中断请求,以响应并处理所述至少一个外部设备的中断请求。
6.如权利要求1中所述的片上系统,其特征在于,
所述至少一个外部设备中的每个包括设备控制器和设备功能电路,其中所述设备控制器与所述总线接口连接,所述设备功能电路,与所述设备控制器连接,所述设备控制器用于将所述设备功能电路映射到所述微控制单元的地址存储空间。
7.如权利要求6中所述的片上系统,其特征在于,
所述设备功能电路包括I2C功能电路、SPI功能电路和以太网功能电路中的至少一个。
8.如权利要求7中所述的片上系统,其特征在于,
所述设备控制器包括寄存器组,与所述总线接口连接,其中所述寄存器组被映射到所述微控制单元的地址存储空间。
9.如权利要求1中所述的片上系统,其特征在于,
所述微控制单元还包括第一时钟端口和第一复位端口;
所述现场可编程门阵列还包括第二时钟端口和第二复位端口;
其中,所述第一时钟端口和所述第二时钟端口输入相同的时钟信号;所述第一复位端口和所述第二复位端口输入相同的复位信号。
10.如权利要求1中所述的片上系统,其特征在于,还包括:
存储器,分别与所述微控制单元和所述现场可编程门阵列选择性连接,用作所述微控制单元或所述现场可编程门阵列的数据存储器和指令存储器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于广东高云半导体科技股份有限公司,未经广东高云半导体科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910984037.5/1.html,转载请声明来源钻瓜专利网。