[发明专利]NMOS管及其制造方法

说明书

本发明公开了一种NMOS管，包括：形成于栅极结构的两侧的P阱中的凹槽；在凹槽中填充有嵌入式外延层，嵌入式外延层包括至少一层梯度式硅磷砷外延层；最底层梯度式硅磷砷外延层和凹槽的底部表面和侧面接触；从凹槽的底部表面往上以及从侧面往内的方向上，梯度式硅磷砷外延层的磷掺杂浓度逐渐增加以及砷掺杂浓度逐渐降低，梯度式硅磷砷外延层中的磷和砷的掺杂浓度的梯度变化形成降低磷向外扩散的结构。本发明还公开了一种NMOS管的制造方法。本发明能有效降低嵌入式外延层的磷外扩，提高嵌入式外延层的张应力，提高器件的性能。

技术领域

本发明涉及半导体集成电路制造领域，特别涉及一种NMOS管；本发明还涉及一种NMOS管的制造方法。

背景技术

HKMG具有高介电常数(HK)的栅介质层以及金属栅(MG)，故本领域中通常缩写为HKMG。采用HKMG的MOS晶体管中，NMOS的源区和漏区往往采用嵌入式外延层，NMOS的嵌入式外延层的材料通常为SiP，通过嵌入式外延层改变NMOS的沟道区的应力并形成有利于改善NMOS的沟道区的电子的迁移率的张应力，从而能改善NMOS的沟道区的电子迁移率，降低沟道电阻。

随半导体工艺不断衍进,为了能增加NMOS结构电子迁移率,往往会选择对源区或漏区植入外延应变技术即在源区或漏区形成嵌入式外延层，通过嵌入式外延层在沟道内产生张应力来增加电子迁移率，从而降低沟道电阻。现有技术中，NMOS的嵌入式外延层的材料通常采用磷化硅(SiP)，磷化硅外延层中的磷掺杂浓度通常大于1E21cm^-3，电阻率约为0.6欧姆·厘米。

现有技术中，在形成有磷化硅外延层组成的嵌入式外延层之后，后续还包括多个热过程，如通常NMOS管是和PMOS管集成在一起制造的，在NMOS管的磷化硅外延层形成之后，还会形成PMOS管的由锗硅外延层组成的嵌入式外延层，后续还会进行热退火处理，锗硅外延层的生长工艺以及热退火处理工艺都会采用较高的工艺温度，较高的工艺温度会使磷化硅外延层中的磷外扩即磷向外扩散(out diffusion)，磷向外扩散会带来多方面的问题，例如：磷外扩后会降低磷化硅外延层中的磷掺杂，从而会降低磷化硅外延层的张应力，使得沟道区的电子迁移率降低；磷外扩会将部分磷扩散到沟道区中，从而会影响器件的性能；最后，会降低器件的后续工艺的工艺窗口，使工艺难度增加。

因此在晶体管持续缩小的世代，NMOS管的嵌入式外延工艺要如何持续增加张应力并同时有效降低掺杂元素的外扩量，并增加后续工艺的工艺窗口,已成为现今重要课题。

发明内容

本发明所要解决的技术问题是提供一种NMOS管，能有效降低嵌入式外延层的磷外扩，提高嵌入式外延层的张应力，提高器件的性能。为此，本发明还提供一种NMOS管的制造方法。

为解决上述技术问题，本发明提供的NMOS管包括：

在硅衬底的表面形成有由P阱组成的沟道区。

在所述沟道区表面形成有栅极结构，被所述栅极结构覆盖的所述沟道区表面用于形成沟道。

在所述栅极结构的两侧的所述P阱中形成有凹槽。

在所述凹槽中填充有嵌入式外延层，所述嵌入式外延层包括至少一层梯度式硅磷砷外延层；最底层所述梯度式硅磷砷外延层和所述凹槽的底部表面和侧面接触。

从所述凹槽的底部表面往上以及从侧面往内的方向上，所述梯度式硅磷砷外延层的磷掺杂浓度逐渐增加以及砷掺杂浓度逐渐降低，所述梯度式硅磷砷外延层中的磷和砷的掺杂浓度的梯度变化形成降低磷向外扩散的结构。

进一步的改进是，所述嵌入式外延层经过热退火处理，所述梯度式硅磷砷外延层中磷和砷的总掺杂浓度大于1E21cm^-3。

进一步的改进是，所述梯度式硅磷砷外延层的各深度处的电阻率相同。