[发明专利]一种时钟电路结构

说明书

本发明涉及一种时钟电路结构，包括一个或一个以上的输入单元，输出选择器，及输出反相器；所述输入单元包括输入选择器，及输入反相器；所述输入选择器的输入端用于接收原时钟脉冲信号，输出端与所述输入反相器的输入端连接，输入反相器的输出端与所述输出选择器的输入端连接，输出选择器的输出端与输出反相器的输入端连接，输出反相器的输出端用于输出偏移后的时钟脉冲信号。本发明解决了时钟电路中多路选择时，时钟向一个方向偏移的问题，保证时钟占空比为50％。

技术领域

本发明涉及时钟电路技术领域，更具体地说是指一种时钟电路结构。

背景技术

所有的芯片设计中，都存在复杂的时钟结构，存在几路甚至是十几路时钟的输入，最终选择一路合适的时钟使用，但是，不合理的时钟选择电路极容易造成占空比出现问题，不能保证时钟信号的占空比在50％，最终导致某些对时钟占空比敏感模块工作不正常；因此，无法满足需求。

发明内容

本发明的目的在于克服现有技术的缺陷，提供一种时钟电路结构。

为实现上述目的，本发明采用以下技术方案：

一种时钟电路结构，包括一个或一个以上的输入单元，输出选择器，及输出反相器；所述输入单元包括输入选择器，及输入反相器；所述输入选择器的输入端用于接收原时钟脉冲信号，输出端与所述输入反相器的输入端连接，输入反相器的输出端与所述输出选择器的输入端连接，输出选择器的输出端与输出反相器的输入端连接，输出反相器的输出端用于输出偏移后的时钟脉冲信号。

其进一步技术方案为：所述输入选择器用于接收一路或一路以上的原时钟脉冲信号。

其进一步技术方案为：所述原时钟脉冲信号的偏移路线包括：在输入选择器上发生正向偏移，在输入反相器上发生反向偏移，在输出选择器上发生正向偏移，再在输出反相器上发生正向偏移，最后使得偏移后的时钟脉冲信号等于原时钟脉冲信号。

其进一步技术方案为：所述输入选择器与输出选择器的型号相同。

其进一步技术方案为：所述输入选择器的型号为CLKMUX。

其进一步技术方案为：所述输入反相器与输出反相器的型号相同。

其进一步技术方案为：所述输入反相器的型号为CLKINV。

一种时钟电路结构，包括一个或一个以上的输入输出单元，及输出选择器；所述输入输出单元包括一个或一个以上的输入反相器，输入选择器，及输出反相器；所述输入反相器的输入端用于接收原时钟脉冲信号，输出端与所述输入选择器的输入端连接，输入选择器的输出端与所述输出反相器的输入端连接，输入反相器的输出端与所述输出选择器的输入端连接，输出选择器的输出端用于输出偏移后的时钟脉冲信号。

其进一步技术方案为：所述输入选择器用于接收一路或一路以上的原时钟脉冲信号，每一路原时钟脉冲信号对应有所述输入反相器。

其进一步技术方案为：所述原时钟脉冲信号的偏移路线包括：在输入反相器上发生正向偏移，在输入选择器上发生反向偏移，在输出反相器上发生正向偏移，再在输出选择器上发生正向偏移，最后使得偏移后的时钟脉冲信号等于原时钟脉冲信号。

本发明与现有技术相比的有益效果是：解决了时钟电路中多路选择时，时钟向一个方向偏移的问题，保证时钟占空比为50％。

下面结合附图和具体实施例对本发明作进一步描述。

附图说明

图1为现有的两输入时钟选择电路示意图；

图2为两输入时钟选择电路偏移示意图；

图3为现有的四路时钟选择电路示意图；

图4为四路时钟选择电路偏移示意图；