[发明专利]一种基于三维相变存储器的3D卷积运算装置及方法有效
申请号: | 201910994255.7 | 申请日: | 2019-10-18 |
公开(公告)号: | CN110826709B | 公开(公告)日: | 2021-04-06 |
发明(设计)人: | 童浩;胡庆;何毓辉;缪向水 | 申请(专利权)人: | 华中科技大学 |
主分类号: | G06N3/063 | 分类号: | G06N3/063;G06N3/04;G11C13/00 |
代理公司: | 华中科技大学专利中心 42201 | 代理人: | 李智;廖盈春 |
地址: | 430074 湖北*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 三维 相变 存储器 卷积 运算 装置 方法 | ||
1.一种基于三维相变存储器的3D卷积运算装置,其特征在于,包括三维相变存储器、输入控制模块、置态模块和输出控制模块;
所述三维相变存储器拥有多层阵列结构,包括由上至下依次平行放置的上层、中层和下层,以及与所述上层、中层、下层均垂直相连的相变单元阵列;所述上层包括上层电极,所述下层包括下层电极,所述中层包括中层电极,所述相变单元阵列包括相变单元;所述输入控制模块分别与所述上层电极和所述下层电极相连,所述置态模块与所述相变单元相连,所述输出控制模块与所述中层电极相连;所述三维相变存储器中同一位线上的相变单元构成一个卷积核,其位线个数大于或等于卷积核个数,其字线个数大于或等于卷积核大小;
所述三维相变存储器用于基于其多层堆叠结构同时实现上、下层电极输入信息与各自卷积核的卷积运算过程及其卷积运算结果的加和过程,从而一步完成3D卷积运算;其中,与上层电极相连的各相变单元和与下层电极相连的各相变单元流出的电流在中层电极处叠加;
所述输入控制模块用于分别将相邻两组输入信息拆分为与三维相变存储器列数相同的信息块,并转换成相应的电压幅值,然后依次同时将各组的信息块分别输入到三维相变存储器的上层电极和下层电极中;其中,所述相邻两组输入信息分别为同一个视频中的两帧图像;
所述置态模块用于基于卷积核数值调节各相变单元的电导值;
所述输出控制模块用于检测三维相变存储器中层电极输出的电流,并转化成电压信息,即为3D卷积运算结果。
2.根据权利要求1所述的基于三维相变存储器的3D卷积运算装置,其特征在于,应用于微电子器件领域。
3.一种基于权利要求1-2任意一项所述的3D卷积运算装置的3D卷积运算方法,其特征在于,包括以下步骤:
S1、在三维相变存储器中选择相应的位线,并根据卷积核数值调节各位线上相变单元的电导值;
S2、采用滑动窗口按照预设步长在相邻两组输入信息上进行滑动,分别将两组输入信息拆分为多个与卷积核大小相同的信息块;
S3、将相邻两组的信息块转换成相应的电压幅值,并依次同时将两组的信息块分别输入到三维相变存储器的上层电极和下层电极中,完成卷积计算;
S4、每输入一次信息块时,分别检测三维相变存储器所选位线处中层电极输出的电流,并转换成电压信息,进行记录,得到输出向量,即为3D卷积运算结果;其中,与上层电极相连的各相变单元和与下层电极相连的各相变单元流出的电流在中层电极处叠加。
4.根据权利要求3所述的3D卷积运算方法,其特征在于,在三维相变存储器中所选择的位线条数与卷积核的个数相同。
5.根据权利要求3所述的3D卷积运算方法,所述滑动窗口的大小与卷积核大小相等。
6.根据权利要求3所述的3D卷积运算方法,输入信息中最大值所对应的电压幅值小于相变单元的set电压。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华中科技大学,未经华中科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910994255.7/1.html,转载请声明来源钻瓜专利网。