[发明专利]半导体芯片

说明书

一种半导体芯片包括第一半导体器件和第二半导体器件。第一半导体器件包括错误检测电路。第二半导体器件与第一半导体器件层叠并且经由第一穿通电极和第二穿通电极电连接到第一半导体器件。第一半导体器件和第二半导体器件被配置为根据操作模式而经由第二穿通电极来接收或输出第一数据和第二数据，并且被配置为使用错误检测电路来检测第一数据的错误和第二数据的错误。

相关申请的交叉引用

本申请要求2019年3月5日提交的申请号为10-2019-0025316的韩国专利申请的优先权，其公开内容通过引用整体合并于此。

技术领域

本公开的实施例涉及检测经由穿通电极接收或输出的数据的错误的半导体芯片。

背景技术

近来，已经使用用于在每个时钟周期期间接收或输出多比特位数据的各种设计方案来提高半导体器件的操作速度。如果半导体器件的数据传输速度变得更快，则在半导体器件中传输数据时发生错误的可能性增大。这会在数据传输过程中引起可靠性问题。

每当在半导体器件中传输数据时，就可以产生能够检测错误发生的错误码，并将其与数据一起传输，以提高数据传输的可靠性。错误码可以包括能够检测错误的循环冗余校验和错误检测码(EDC)以及能够校正错误的错误校正码(ECC)。

近来，已经开发了三维半导体芯片以增大存储器的集成密度。三维半导体芯片中的每个芯片可以通过垂直层叠多个半导体器件来实现，以在有限的面积上实现最大集成密度。

每个三维半导体芯片可以使用穿通硅通孔(TSV)技术来实现，该技术使用垂直地穿透半导体器件的硅通孔将所有层叠的半导体器件彼此电连接。因此，与使用焊线制造的三维半导体芯片相比，使用TSV制造的三维半导体芯片可以减小封装面积。

发明内容

根据一个实施例，一种半导体芯片包括第一半导体器件和第二半导体器件。第一半导体器件包括错误检测电路。第二半导体器件与第一半导体器件层叠并且经由第一穿通电极和第二穿通电极与第一半导体器件电连接。第一半导体器件和第二半导体器件被配置为根据操作模式而经由第二穿通电极来接收或输出第一数据和第二数据，并且被配置为使用错误检测电路来检测第一数据的错误和第二数据的错误。

根据另一实施例，一种半导体芯片包括第一半导体器件和第二半导体器件。第一半导体器件包括第一错误检测电路。第二半导体器件包括第二错误检测电路。第二半导体器件与第一半导体器件层叠并且经由第一穿通电极和第二穿通电极与第一半导体器件电连接。第一半导体器件和第二半导体器件被配置为在第一写入操作和第一读取操作期间经由第二穿通电极来接收或输出第一数据和第二数据，并且被配置为使用第一错误检测电路和第二错误检测电路来检测第一数据的错误和第二数据的错误。

附图说明

图1是示出根据本公开的一个实施例的半导体芯片的配置的框图。

图2是示出图1的半导体芯片中包括的控制电路的配置的框图。

图3是示出图2的控制电路中包括的控制信号发生电路的配置的电路图。

图4是示出由图2的控制电路中包括的寄存器和控制信号发生电路根据图1的半导体芯片的操作模式而产生的信号的逻辑电平的图表。

图5是示出图1的半导体芯片中包括的第一路径控制电路的配置的电路图。

图6是示出图1的半导体芯片中包括的第二路径控制电路的配置的电路图。

图7示出根据本公开的一个实施例的半导体芯片的第一写入操作路径。

图8示出根据本公开的一个实施例的半导体芯片的第一读取操作路径。

图9示出根据本公开的一个实施例的半导体芯片的第二写入操作路径。