[发明专利]一种基于预测的低延时视频叠加帧缓存调度器

说明书

本发明涉及一种基于预测的低延时视频叠加帧缓存调度器，属于显示设备中字符视频图像处理技术领域。本发明通过在FPGA上构架帧缓存调度器，该帧缓存调度器采用全并行、流水线计算等技术，可复用模块化的设计方法，主要包括背景视频缓存、写入帧缓存调度、存储读写控制、背景视频检测、读出帧预测调度、前景视频检测、前景视频缓存和视频叠加等单元。读出帧预测调度单元根据写入帧缓存调度、背景视频检测和前景视频检测等三个单元的状态信息，通过一定的预测算法，在避免帧缓存读写冲突的同时进一步缩短叠加延时。本发明的叠加帧缓存调度器具有防止叠加画面撕裂、预测算法参数可在线调整与配置、叠加延时小于18毫秒等特性。

技术领域

本发明涉及一种基于预测的低延时视频叠加帧缓存调度器，属于显示设备中字符视频图像处理技术领域。

背景技术

平视显示器把需要显示的符号与前视红外或者吊舱采集到的视频叠加在一起之后投射到驾驶员的正前方视场中，在执行夜航等能见度低的任务时，飞机员获取外界信息很大程度上依赖于平视显示器叠加的背景视频。因此叠加背景视频的延时特性极大的影响飞行安全情况，而传统的叠加实现方案中，视频叠加延时一般在40毫秒以上，无法满足平视显示器对叠加低延时的要求。

发明内容

本发明的目的是设计一种基于预测的低延时视频叠加帧缓存调度器，以避免叠加过程中的视频画面撕裂，同时大幅减少视频叠加延时。

本发明的技术方案为：

所述一种基于预测的低延时视频叠加帧缓存调度器，其特征在于：包括背景视频缓存单元、写入帧缓存调度单元、存储读写控制单元、背景视频检测单元、读出帧预测调度单元、前景视频检测单元、前景视频缓存单元和视频叠加单元；

所述背景视频缓存单元输入端接收输入的背景视频信号，输出端与写入帧缓存调度单元的输入端相连；背景视频缓存单元实现对外部输入背景视频数据的一级缓存，并将缓存之后的连续视频流信号输出到写入帧缓存调度单元中；

所述写入帧缓存调度单元输出端通过存储读写总线与存储读写控制单元相连，实现输入背景视频写入外部存储的多帧缓存调度；

所述背景视频检测单元输入端接收输入的背景视频信号，通过检测背景视频行场同步信号，实时获取背景视频已写入到帧缓存的行数信息；

所述前景视频检测单元输入端接收输入的前景视频信号，通过检测前景视频行场同步信号，实时获取前景视频用于视频叠加的行数信息；

所述读出帧预测调度单元输入端通过视频行数信号线与写入帧缓存调度单元、背景视频检测单元、前景视频检测单元的状态输出端相连，接收背景视频和前景视频的写入状态，以及当前写入视频帧缓存编号信息；并根据背景视频的写入状态、当前写入视频帧缓存编号信息解算当前需要读取的帧缓存编号；

所述读出帧预测调度单元输入端还通过总线与存储读写控制单元相连，实现对解算得到当前需要读取的帧缓存数据进行读取控制；

所述的读出帧预测调度单元输出端通过连续视频流信号与视频叠加单元相连，输出读取的背景视频帧缓存数据到视频叠加单元；

所述前景视频缓存单元输入端接收输入的前景视频信号，实现对输入前景视频的一级缓存，并将缓存之后的连续视频流信号输出到视频叠加单元；

所述视频叠加单元实现背景与前景视频的叠加并输出。

进一步的优选方案，所述一种基于预测的低延时视频叠加帧缓存调度器，其特征在于：该帧缓存调度器的逻辑架构基于FPGA实现。

进一步的优选方案，所述一种基于预测的低延时视频叠加帧缓存调度器，其特征在于：所述写入帧缓存调度单元使用的调度算法是三帧缓存轮转写入算法：在外部存储中虚拟例化三个帧缓存区域并编号为1、2、3，将写入帧缓存调度单元将背景视频按照1-2-3-1的顺序循环写入到外部存储中。