[发明专利]电平转换器

权利要求书

1.一种电平转换器，其特征在于，所述电平转换器包括：逻辑运算电路、电平转换电路、下电自保持电路和输出电路；

所述逻辑运算电路用于对输入信号进行逻辑运算，并输出控制信号给所述电平转换电路；

所述电平转换电路用于根据所接收到的控制信号输出电平转换信号；

下电自保持电路，所述下电自保持电路连接在所述电平转换电路和输出电路之间，用于根据下电信号控制所述电平转换信号自保持输出；

所述电平转换电路包括第一PMOS管和第二PMOS管；

所述第一PMOS管和第二PMOS管的源极相连并连接外部高电平信号，所述第一PMOS管的栅极与所述第二PMOS管的漏极相连形成电第一结点，所述第一PMOS管的漏极与所述第二PMOS管的栅极相连形成第二结点；

所述第一结点和第二结点分别对应连接所述逻辑运算电路的第一输出端和第二输出端；

所述逻辑运算电路包括第一逻辑运算电路和第二逻辑运算电路；

所述第一逻辑运算电路包括第一信号输入端和第二信号输入端，所述第一逻辑运算电路的输出端为所述逻辑运算电路的第一输出端；

所述第二逻辑运算电路包括第一信号反相输入端和第二信号反相输入端，所述第二逻辑运算电路的输出端为所述逻辑运算电路的第二输出端。

2.如权利要求1所述的电平转换器，其特征在于，所述第一逻辑运算电路为与非门电路，所述第二逻辑运算电路为或非门电路。

3.如权利要求1所述的电平转换器，其特征在于，所述第一逻辑运算电路包括第一NMOS管和第二NMOS管；

所述第一NMOS管的源极连接所述第二NMOS管的漏极，所述第二NMOS管的源极接地，所述第一NMOS管的漏极为所述第一逻辑运算电路的输出端；

所述第一NMOS管的栅极为所述第一逻辑运算电路的第一信号输入端，第二NMOS管的栅极为所述第一逻辑运算电路的第二信号输入端。

4.如权利要求1至3中任意一项权利要求所述的电平转换器，其特征在于，所述第二逻辑运算电路包括第三NMOS管和第四NMOS管；

所述第三NMOS管的漏极和第四NMOS管的漏极相连形成所述第二逻辑运算电路的输出端，第三NMOS管的源极和第四NMOS管的源极相连并接地；

所述第三NMOS管的栅极为所述第二逻辑运算电路的第一信号反相输入端，所述第四NMOS管的栅极为所述第二逻辑运算电路的第二信号反相输入端。

5.如权利要求1所述的电平转换器，其特征在于，所述输出电路包括串联的第一反相器和第二反相器；所述第一反相器的输入端为所述输出电路的输入端，所述第二反相器的输出端为所述输出电路的输出端。

6.如权利要求5所述的电平转换器，其特征在于，所述下电自保持电路包括传输控制电路和电平保持电路；

所述传输控制电路连在所述电平转换电路的输出端和所述输出电路的输入端之间，用于控制电平转换电路输出端的通断；

所述电平保持电路的采集端M4连接所述第一反相器的输出端，电平保持电路的输出控制端M3连接所述第一反相器的输入端。

7.如权利要求6所述的电平转换器，其特征在于，所述传输控制电路包括第三PMOS管和第五NMOS管；

所述第三PMOS管的源极和所述第五NMOS管的源极相连并连在所述输出电路的输入端，所述第三PMOS管的漏极和所述第五NMOS管的漏极相连并连在所述电平转换电路的输出端；

所述第三PMOS管的栅极用于连接下电控制信号，所述第五NMOS管的栅极用于连接反相下电控制信号，所述下电控制信号与所述反相下电控制信号的相位相反。

8.如权利要求7所述的电平转换器，其特征在于，所述电平保持电路包括依次串联的第四PMOS管、第五PMOS管、第六NMOS管和第七NMOS管；

所述第四PMOS管的源极连接外部高电平信号，第四PMOS管的栅极与所述第七NMOS管的栅极相连形成所述采集端；

第五PMOS管的漏极和第六NMOS管的漏极相连形成所述输出控制端；

所述第五PMOS管的栅极用于连接所述反相下电控制信号，所述第六NMOS管用于连接所述下电控制信号。