[发明专利]沟槽栅半导体器件及其制造方法

说明书

本发明公开了一种沟槽栅半导体器件，沟槽栅包括形成于半导体衬底中沟槽、形成于所述沟槽的底部表面和侧面的栅氧化层；栅氧化层由第一氧化层和第二氧化层叠加而成；第一氧化层为炉管热氧化层；第二氧化层为PECVD氧化层；栅氧化层具有通过RTA处理的热致密结构；利用沟槽中形成的PECVD氧化层具有底部表面的厚度大于侧面厚度的特性，使栅氧化层具有位于沟槽的底部表面的厚度大于位于沟槽的侧面的厚度的结构。本发明还公开了一种沟槽栅半导体器件的制造方法。本发明能提高器件的BVGSS，同时不影响器件的阈值电压，工艺简单且成本低。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种沟槽栅半导体器件；本发明还涉及一种沟槽栅半导体器件的制造方法。

背景技术

半导体器件的栅结构包括平面栅和沟槽栅两种，沟槽栅能够得到更大的电流密度和更小的导通电阻而经常应用于功率器件如DMOS器件中。

对于沟槽栅，通常包括沟槽，形成于沟槽内侧表面包括底部表面和侧面的栅氧化层以及将所述沟槽完全填充的多晶硅栅。沟槽栅需要穿过体区，从而能使得多晶硅栅从侧面覆盖体区从而能在栅开启时在被多晶硅栅侧面覆盖的体区表面形成沟道。

对于沟槽栅半导体器件来说，器件的栅源耐压即栅源间反向击穿电压(BVGSS)难以提升。BVGSS主要和栅氧化层相关，通过简单的增加栅氧化层的厚度并不能提高BVGSS。

发明内容

本发明所要解决的技术问题是提供一种沟槽栅半导体器件，能提高器件的BVGSS。为此，本发明还提供一种沟槽栅半导体器件的制造方法。

为解决上述技术问题，本发明提供的沟槽栅半导体器件的沟槽栅包括形成于半导体衬底中沟槽、形成于所述沟槽的底部表面和侧面的栅氧化层。

所述栅氧化层由第一氧化层和第二氧化层叠加而成。

所述第一氧化层为炉管热氧化层。

所述第二氧化层为等离子体加强化学气相沉积(PECVD)氧化层。

所述栅氧化层具有通过RTA处理的热致密结构。

利用所述沟槽中形成的PECVD氧化层具有底部表面的厚度大于侧面厚度的特性，使所述栅氧化层具有位于所述沟槽的底部表面的厚度大于位于所述沟槽的侧面的厚度的结构。

进一步的改进是，所述沟槽栅还包括填充于形成有所述栅氧化层的所述沟槽中的栅导电材料层。

进一步的改进是，所述半导体衬底包括硅衬底。

进一步的改进是，所述栅导电材料层包括多晶硅栅。

进一步的改进是，半导体器件还包括第二导电类型掺杂的体区，所述体区形成于所述半导体衬底中，在所述体区表面形成有第一导电类型重掺杂的源区；所述沟槽穿过所述体区，被所述栅导电材料层侧面覆盖的所述体区表面用于形成沟道，所述栅氧化层的位于所述沟槽的侧面的厚度用于调节器件的阈值电压，所述栅氧化层的位于所述沟槽的底部表面的厚度用于提高器件的栅源耐压。

进一步的改进是，所述半导体器件为DMOS器件，还包括第一导电类型重掺杂的漏区，所述漏区形成于减薄后的所述半导体衬底背面。

进一步的改进是，所述第一氧化层的厚度为

为解决上述技术问题，本发明提供的沟槽栅半导体器件的制造方法包括步骤：

步骤一、在半导体衬底中形成沟槽。

步骤二、采用炉管热氧化工艺在所述沟槽的底部表面和侧面形成第一氧化层。

步骤三、采用PECVD工艺形成有所述第一氧化层的所述沟槽的底部表面和侧面形成第二氧化层，由所述第一氧化层和所述第二氧化层叠加形成栅氧化层。