[发明专利]一种双向ESD保护器件

说明书

一种双向ESD保护器件，由N+衬底层101、P型外延层102和N+掺杂层103组成的芯片；所述N+衬底层101上方设P型外延层102，P型外延层102上方设N+掺杂层103；深隔离槽104位于芯片左右两侧，其中靠近芯片中心区域的深隔离槽104内设有掺杂的多晶浮岛108，隔离介质层105介于深隔离槽104与正面电极106之间，正面电极106位于N+掺杂层103和隔离介质层105上方，背面电极107形成于N+衬底层101之下。本发明针对普通电容、大电流泄放能力应用的ESD保护，采用槽栅隔离的纵向三极管结构，解决了集成电路静电释放问题。

技术领域

本发明属于电子科学与技术领域，主要涉及到集成电路静电放电(ESD-Electrostatic Discharge)保护领域，具体说是涉及到一种双向ESD保护器件。

背景技术

静电放电(ESD)现象广泛存在于日常环境中，它对于精密的集成电路来讲确是致命的威胁，是造成集成电路产品损伤甚至失效的重要原因之一。集成电路产品在其生产、制造、装配以及工作过程中极易受到ESD的影响，造成产品内部损伤、可靠性降低。并且其应用环境也会对电容、击穿电压、钳位特性等参数有相应要求。

针对不同应用，系统对ESD保护器件的参数要求也不一样。根据工作电压不同，相应的ESD保护等级也分为3、5V、7V、12V、24V、36V等电压等级。根据数据传输速度的快慢也对电容有不同要求，针对直流传输或者低速数据传输，可采用普通电容系列的ESD保护器件降低成本。在ESD器件制造过程中，从器件结构方面来提高器件击穿电压稳定性及可靠性对提高最终保护器件成品良率是极其重要的。

发明内容

本发明所解决的，就是针对采用沟槽隔离的普通电容双向保护器件所遇到的芯片应力不均、电压一致性等问题。在不影响电特性参数情况下，提出的一种双向ESD保护器件，从器件结构端来提高双向ESD保护器件的电压一致性，提高器件可靠性等问题。

本发明所采用的技术方案是一种双向ESD保护器件，由N+衬底层、P型外延层和N+掺杂层组成的芯片；所述N+衬底层上方设P型外延层，P型外延层上方设N+掺杂层；深隔离槽位于芯片左右两侧，其中靠近芯片中心区域的深隔离槽内设有掺杂的多晶浮岛，隔离介质层介于深隔离槽与正面电极之间，正面电极位于N+掺杂层和隔离介质层上方，背面电极形成于N+衬底层之下。

进一步地，多晶浮岛为多个，多晶浮岛沿深隔离槽纵向排列，具有不同电荷类型，其中N+掺杂层及N+衬底两侧的多晶浮岛带负电荷，P型外延层两侧的多晶浮岛带正电荷。

进一步的，深隔离槽的电荷密度也可呈渐变分布，具体表现为远离PN结边界的浮岛的电荷密度依次降低。

进一步地，作为双向保护器件，正面电极及背面电极不区分阴阳极。

进一步地，N+衬底层与P型外延层形成背面PN结；

进一步地，通过调节P型外延层的电阻率及最终有效厚度，调节最终的击穿电压、NPN管的放大系数等电特性。

进一步地，P型外延层及N+掺杂层形成正面PN结；

进一步地，深隔离槽贯穿整个N+掺杂层至N+衬底层，深隔离槽开口1um，为2~5组深隔离槽并列，刻蚀深度为10~20um；深隔离槽和深隔离槽之间采用交错互联方式，有效减小独立分离槽造成的应力过大问题，提高器件的可靠性。

进一步地，正面电极是隔离介质层和N+掺杂层表面淀积形成的金属层。

进一步地，背面电极是N+衬底层表面淀积形成的金属层。

本发明针对普通电容、大电流泄放能力应用的ESD保护，采用槽栅隔离的纵向三极管结构，最大程度上提高器件电压一致性，且具有高可靠性。